传输门线路结构的制作方法
【专利摘要】本发明提供了一种传输门线路结构，包括：第一PMOS管，栅端接收第一数字信号，漏端接第一模拟信号端，源端接自身的衬底端；第二PMOS管，栅端接收第一数字信号，漏端接第二模拟信号端，源端接自身的衬底端并连接至第一PMOS管的源端；第一NMOS管，栅端接收第二数字信号，漏端接第一模拟信号端，源端接第一NMOS管的衬底端；第二NMOS管，栅端接收第二数字信号，漏端接第二模拟信号端，源端接自身的衬底端并连接至第一NMOS管的源端；其中，两个PMOS管具有第一阈值电压，两个NMOS管具有第二阈值电压，二者之和小于电源电压。本发明能够避免衬偏效应的影响，在电源电压较低时也能实现各种电位信号的传输。
【专利说明】传输门线路结构
【技术领域】
[0001] 本发明涉及一种传输门线路结构。
【背景技术】
[0002] 在模拟集成电路中，传输门是一种常用的线路结构。在集成电路中，通常PM0S管 的衬底端都是接电源，而NM0S管的衬底端都是接地。在传输中间电压时，PM0S管的衬底端 与源端之间或者NM0S管的衬底端与源端之间的电压值（通常指的是正电压）都比较大，导 致衬偏效应严重，使得传输信号时需要的栅源电压值比没有衬偏效应时大的多，最终可能 导致PM0S管和NM0S管都不能导通，使得信号传输失败。
[0003] 图1示出了现有技术中的一种传输门的线路结构10,该传输门线路结构10包括：
[0004] PM0S管31，由第一数字信号23控制开通和关断；
[0005] NM0S管32,由第二数字信号24控制开通和关断；
[0006] 第一模拟信号端21与第二模拟信号22端之间通过PM0S管31和NM0S管32的控 制传输信号。
[0007] 其中，PM0S管31的栅端接收第一数字信号23,源端和漏端其中之一接第一模拟信 号端21，另外一端接第二模拟信号端22, PM0S管31的衬底端接电源电压VDD。NM0S管32 的栅端接收第二数字信号24,源端和漏端其中之一接第一模拟信号端21，另外一端接第二 模拟信号端22, NM0S管32的衬底端接地GND。
[0008] 当第一数字信号23接地GND时，PM0S管31开通，由于第一模拟信号端21的电位 与电源电压VDD之间存在电压差，使得PM0S管31开始导通的栅源电压值变大。同样，当第 二数字信号24接电源电压VDD时，NM0S管32开通，然而由于第一模拟信号端21的电位与 地GND之间存在电压差，使得NM0S管32开始导通的栅源电压值变大。这样，第一模拟信号 端21的电位要顺利传输到第二模拟信号端22必须满足这两个栅源电压值的较小者。
[0009] 例如，设定第一模拟信号端21的电位为电源电压VDD时，PM0S管31开通的栅源 电压值为V THP，那么，在第一模拟信号端21的电位为VA时，PM0S管31开通的栅源电压值为 Vps = Km> + --·\Ι2ΦΡ + VDD - VA -」2Φρ)。其中，Υ ρ和Φρ均是与工艺有关的定值，VDD为电 源电压VDD的电压值。显然，当VDD-VA的值较大的时候，VPB比V THP大的多。
[0010] 同理，设定第一模拟信号端21的电压为电源电压GND时，NM0S管32开通的栅源 电压值为V THN，那么，在第一模拟信号端21的电位为VA时，NM0S管32开通的栅源电压值为 ^ΓΗΝ + + VA - ^2Φν) ?其中，Υ Ν和ΦΝ均是与工艺有关的定值，VDD为电源电 压VDD的电压值。显然，当VDD-VA的值较大的时候，VNB比V THN大的多。
[0011] 因此，为使第一模拟信号端21的电位要顺利传输到第二模拟信号端22,必须满足
[γ <γ νΑ > νΡΒ或者^ 。显而易见，要使所有落在0?VDD之间的VA都满足，只有在 < vDD的条件下才能成立。然而，由于衬偏效应的关系，VPB和VNB都变大很多，而现在 电源电压VDD的电压值则越来越低，因此很可能使得VPB+VNB > VDD，从而导致第一模拟信号 端21的电位无法顺利传输到第二模拟信号端22。
【发明内容】
[0012] 本发明要解决的技术问题是提供一种传输门线路结构，能够避免衬偏效应的影 响，在电源电压较低时也能实现全范围电压信号的传输。
[0013] 为解决上述技术问题，本发明提供了一种传输门线路结构，包括：
[0014] 第一 PM0S管，其栅端接收第一数字信号，其漏端接第一模拟信号端，其源端连接 所述第一 PM0S管的衬底端；
[0015] 第二PM0S管，其栅端接收所述第一数字信号，其漏端接第二模拟信号端，其源端 连接所述第二PM0S管的衬底端并连接至所述第一 PM0S管的源端；
[0016] 第一 NM0S管，其栅端接收第二数字信号，其漏端接所述第一模拟信号端，其源端 连接所述第一 NM0S管的衬底端；
[0017] 第二NM0S管，其栅端接收所述第二数字信号，其漏端接所述第二模拟信号端，其 源端连接所述第二NM0S管的衬底端并连接至所述第一 NM0S管的源端；
[0018] 其中，所述第一 PM0S管和第二PM0S管具有第一阈值电压，所述第一 NM0S管和第 二NM0S管具有第二阈值电压，所述第一阈值电压与第二阈值电压之和小于电源电压。
[0019] 与现有技术相比，本发明具有以下优点：
[0020] 本发明实施例的传输门线路结构通过第一 PM0S管、第二PM0S管、第一 NM0S管和 第二NM0S管的连接关系的巧妙设计，能够克服衬偏效应的影响，及时电源电压较低，也能 够实现全电压（也即从地到电源电压之间的任何电压）信号的传输。
[0021] 进一步而言，在第一数字信号和第二数字信号将第一 PM0S管、第二PM0S管、第 一 NM0S管和第二NM0S管都关断时，第一模拟信号端和第二模拟信号端之间的双向传输路 线上，由于PM0S管或者NM0S管的漏端和衬底端之间存在寄生二极管，总有一个PM0S管或 NM0S管处于二极管反偏状态，因此使得第一模拟信号端和第二模拟信号端之间是完全隔离 的。
【专利附图】
【附图说明】
[0022] 图1是现有技术中一种传输门的线路结构示意图；
[0023] 图2是根据本发明实施例的传输门的线路结构示意图。
【具体实施方式】
[0024] 下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保 护范围。
[0025] 参考图2,本实施例的传输门线路结构100包括：
[0026] 第一 PM0S管301，由第一数字信号203控制开通和关断；
[0027] 第二PM0S管302,由第一数字信号203控制开通和关断；
[0028] 第一 NM0S管303,由第二数字信号204控制开通和关断；
[0029] 第二NM0S管304,由第二数字信号204控制开通和关断；
[0030] 第一模拟信号端201与第二模拟信号端202之间通过第一 PM0S管301、第二PMOS 管302、第一 NM0S管303和第二NM0S管304的共同控制互相传输信号。
[0031] 进一步而言，第一 PM0S管301的栅端接第一数字信号203,漏端接第一模拟信号 端201，源端和衬底端连接在一起。第一 PM0S管301的源端和衬底端连接在一起，使得第一 PM0S管301的源端和衬底端具有相同的电位。
[0032] 第二PM0S管302的栅端接第一数字信号203,漏端接第二模拟信号端202,源端和 衬底端连接在一起并连接至第一 PM0S管301的源端。第二PM0S管302的源端和衬底端 以及第一 PM0S管301的源端连接在一起，使得第一 PM0S管301的源端和衬底端以及第二 PM0S管302的源端和衬底端具有相同的电位。
[0033] 第一 NM0S管303的栅端接第二数字信号204,漏端接第一模拟信号端201，源端和 衬底端连接在一起。第一 NM0S管303的源端和衬底端连接在一起，使得第一 NM0S管303 的源端和衬底端具有相同的电位。
[0034] 第二NM0S管304的栅端接第二数字信号204,漏端接第一模拟信号端201，源端和 衬底端连接在一起并连接至第一 NM0S管的源端。第二NM0S管304的源端和衬底端以及第 一 NM0S管303的源端连接在一起，使得第一 NM0S管303的源端和衬底端以及第二NM0S管 304的源端和衬底端具有相同的电位。
[0035] 在图2所示的实施例中，由于每一个PM0S管的源端和衬底端都接在一起，并且每 一个NM0S管的源端和衬底端也都接在一起，使得第一 PM0S管301、第二PM0S管302、第一 NM0S管303和第二NM0S管304开始导通的栅源电压值不会变化。
[0036] 设定第一模拟信号端201的电位为VA时，第一 PM0S管301和第二PM0S管302开 通的栅源电压值（也即阈值电压）为VTHP，第一 NM0S管303和第二NM0S管304开通的栅源 电压值（也即阈值电压）为VTHN。这样，第一模拟信号端201的电位要顺利传输到第二模拟 {v.<v 信号端202,只需满足这两个栅源电压值的较小者，即VA > VTHP或者^ : 。显而易 \J DD ^ ^ A ^ ^ΤΗΝ 见，要使所有的在〇?VDD之间的VA都满足，只有在VTHP+VTHN < VDD的条件下才能成立，而在 一般工艺中要满足这个条件比在有衬偏效应时满足该条件容易的多。此时，第一模拟信号 201端在地GND和电源电压VDD之间的全电压范围内的电压V A均可以顺利传输到第二模拟 信号202。
[0037] 同样地，由于对称结构的关系，第二模拟信号端202的电压也能在这个比较容易 满足的条件下顺利传输到第一模拟信号端201。
[0038] 在图2所示的实施例中，如果第一数字信号203接电源电压VDD，第二数字信号 204 接地 GND，那么第一 PM0S 管 301、第二 PM0S 管 302、第一 NM0S 管 303 和第二 NM0S 管 304 均不开通。无论从第一模拟信号端201到第二模拟信号端202的传输路线上，还是从第二 模拟信号端202到第一模拟信号端201的传输路线上，由于PM0S管或者NM0S管的漏端和 衬底端存在寄生二极管，总有一个PM0S管和NM0S管处于二极管反偏状态，所以此时第一模 拟信号端201和第二模拟信号端202之间是完全隔离的。
[0039] 需要说明的是，以上第一 PM0S管和第二PM0S管的第一阈值电压是正电压，而本领 域技术人员应当理解，要使PM0S管导通，其栅源电压是负值；而本申请中为了便于描述，第 一 PM0S管和第二PM0S管导通的"栅源电压值"指的是正电压，也就是栅源电压的绝对值。
[0040] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。因 此，凡是未脱离本发明技术方案的内容，只是依据本发明的技术实质对以上实施例所做的 任何简单的修改、等同的变换，均仍属于本发明技术方案的保护范围内。
【权利要求】
1. 一种传输门线路结构，其特征在于，包括： 第一 PMOS管，其栅端接收第一数字信号，其漏端接第一模拟信号端，其源端连接所述 第一 PMOS管的衬底端； 第二PMOS管，其栅端接收所述第一数字信号，其漏端接第二模拟信号端，其源端连接 所述第二PMOS管的衬底端并连接至所述第一 PMOS管的源端； 第一 NM0S管，其栅端接收第二数字信号，其漏端接所述第一模拟信号端，其源端连接 所述第一 NM0S管的衬底端； 第二NM0S管，其栅端接收所述第二数字信号，其漏端接所述第二模拟信号端，其源端 连接所述第二NM0S管的衬底端并连接至所述第一 NM0S管的源端； 其中，所述第一 PMOS管和第二PMOS管具有第一阈值电压，所述第一 NM0S管和第二 NM0S管具有第二阈值电压，所述第一阈值电压与第二阈值电压之和小于电源电压。
【文档编号】H03K19/094GK104158537SQ201410431817
【公开日】2014年11月19日 申请日期:2014年8月28日 优先权日:2014年8月28日
【发明者】周伟江 申请人:杭州士兰微电子股份有限公司