1.一种时间交错型AD转换器，其特征在于，具备：
N个AD转换器，将模拟输入电压转换为数字值，其中N为2以上的整数；
分频器，将时钟信号进行N分频而生成N个分频时钟信号，将所生成的上述N个分频时钟信号供给至上述N个AD转换器；
至少(N－1)个可变延迟电路，调整上述N个分频时钟信号中的至少(N－1)个分频时钟信号的延迟时间；
低通滤波器电路或输入缓冲器电路，限制上述时钟信号的频带而生成参考信号；以及
控制电路，控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器输出的数字输出值间的误差减少。
2.如权利要求1所述的时间交错型AD转换器，其特征在于，
上述时间交错型AD转换器具备上述低通滤波器电路；
上述低通滤波器电路由无源元件构成。
3.如权利要求1所述的时间交错型AD转换器，其特征在于，
上述时间交错型AD转换器具备上述输入缓冲器电路；
上述时间交错型AD转换器还具备对向上述输入缓冲器电路输入的上述时钟信号的振幅及共用电位进行调整的电路。
4.如权利要求3所述的时间交错型AD转换器，其特征在于，
对上述时钟信号的振幅及共用电位进行调整的电路包括至少一个电阻元件。
5.如权利要求3所述的时间交错型AD转换器，其特征在于，
对上述时钟信号的振幅及共用电位进行调整的电路是由无源元件构成 的低通滤波器电路。
6.如权利要求1所述的时间交错型AD转换器，其特征在于，
上述控制电路控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器输出的数字输出值间的误差为规定值以下。
7.如权利要求1所述的时间交错型AD转换器，其特征在于，
上述控制电路控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从与上述至少(N－1)个可变延迟电路对应的(N－1)个AD转换器分别输出的数字输出值与上述(N－1)个AD转换器以外的AD转换器的数字输出值间的误差为规定值以下。
8.如权利要求1所述的时间交错型AD转换器，其特征在于，
上述至少(N－1)个可变延迟电路是对上述N个分频时钟信号的延迟时间进行调整的N个可变延迟电路；
上述控制电路控制上述N个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器分别输出的数字输出值与基准值间的误差为规定值以下。
9.如权利要求1～8中任一项所述的时间交错型AD转换器，其特征在于，
还具备对上述时钟信号的延迟时间进行调整的基准可变延迟电路；
上述控制电路控制上述基准可变延迟电路的延迟时间，在上述参考信号的波形的倾斜为规定的大小以上的位置，使上述N个AD转换器进行采样。