用于补偿运算放大器的装置及方法与流程

本发明的实施方案涉及电子电路，并且更特别地涉及运算放大器。

背景技术：

运算放大器(op-amp)是一种设计与外部反馈元件一起使用来执行各种功能或运算的放大器。在一个应用中，多种op-amp布置成充当仪器放大器。在另一应用中，op-amp用于形成稳定的参考电压。在又一应用中，op-amp用于缓冲高频信号。

技术实现要素：

本公开的一个方面是一种放大器，包括具有第一晶体管和第二晶体管的差分晶体管输入对。第一晶体管和第二晶体管与耦合节点电连接。放大器还包括放大级，该放大级具有与差分晶体管输入对电连接的输入以及输出。补偿网络电连接在所述输出与耦合节点之间。

通过与耦合节点电连接的电路元件来提供尾电流。电路元件可以是FET，该FET具有与所述耦合节点电连接的漏极。另外，第一晶体管和第二晶体管可以均为FET晶体管，或者它们可以均为BJT。

补偿网络可以包括无源和/或有源部件。补偿网络可以包括电容器，或者其可以包括串联地连接的电容器以及电阻器。可选地，诸如FET的有源器件能够与电容器串联地电连接。

在另一方面，放大器包括差分晶体管对；每个晶体管具有控制端子、第一端和第二端。第一端中的一个包括输出。第一晶体管的第二端和第二晶体管的第二端与共同的节点耦合。控制端子上的输入信号控制第一端与第二端之间的电流流动。放大器进一步包括放大器级，其具有接收来自差分晶体管对的晶体管的输出的输出信号以及随后提供第一放大输出的输入。反馈网络将第一放大输出与差分对的共同节点互连从而提高相对于电源电压轨的电源抑制比。

共同节点能够与作为电流源工作的电路元件电连接以提供尾电流给差分对。差分对可以包括一对NMOS晶体管或PMOS晶体管；并且共同节点可以是将晶体管的源极互连而使得相对于电源轨的电源抑制比被提高的节点。当差分对包括一对NMOS晶体管时，相对于正电源轨的电源抑制比被提高；并且当差分对包括一对PMOS晶体管时，相对于负电源轨的电源抑制比被提高。

差分对可以替选地包括一对NPN或者PNP晶体管；并且共同节点可以是将晶体管的发射极互连而使得相对于电源轨的电源抑制比被提高的节点。当差分对包括一对NPN晶体管时，相对于正电源轨的电源抑制比被提高；并且当差分对包括一对PNP晶体管时，相对于负电源轨的电源抑制比被提高。

反馈网络可以包括补偿网络。补偿网络可以包括电容器、串联连接的电容器和电阻器、和/或串联连接的电容器和CMOS晶体管。电容器以及电容器和电阻器能够并联地连接。

放大器可以包括第二反馈网络，其中放大器级进一步包括第二放大输出，使得第二放大输出和第一放大输出作为差分输出而工作。第二反馈网络能够将第二放大输出与差分对的共同节点互连，从而提高相对于电源轨的电源抑制比。放大器可进一步是折叠级联放大器，其配置为作为AB类放大器工作。

附图说明

本文提供了这些图以及关联的说明来阐明本发明的具体实施方案，而不意在限制。

图1是根据本文的教导使用op-amp的应用电路的示意图。

图2A-2G是根据本文的教导使用补偿的op-amp电路的各实施方案的示意图。

图3是根据一个实施方案使用补偿的两级op-amp电路的示意图。

图4是根据另一实施方案使用补偿的AB类输出级的折叠级联op-amp电路的示意图。

图5A-5D是根据本文教导的补偿网络的各实施方案的示意图。

具体实施方式

实施方案的下面的详细说明呈现了本发明的具体实施方案的各描述。然而，本发明能够以权利要求所限定和覆盖的多种不同方式来具体实施。在本说明中，参考附图，在附图中相似的附图标记可以指示相同或功能上相似的元件。

运算放大器(op-amp)通常具有差分输入和单端输出，并且在几乎每个应用中连接在反馈环中以执行操作或功能。为了使反馈环具有稳定性，op-amp需要补偿。op-amp的期望特性包括较大的带宽和低功耗。在当今应用中，低功耗尤其重要从而实现“绿色”分类。

运算放大器(op-amp)是用于任何信号调节电路的关键构建块中的一个。在具有增益块和数据转换器的系统中，增益块和数据转换器能够受在系统内使用的op-amp的功率耗散限制。在许多这样的系统中，op-amp的功耗能够贡献于显著量的总的功率耗散，并且在带宽与功率耗散之间存在直接关系。

在CMOS和双极型模拟电路中，能够利用并联(米勒)补偿电容器来补偿op-amp。并联连接简单且不要求修改op-amp拓扑结构内的有源晶体管，诸如差分对。例如，米勒补偿不要求将晶体管如NMOS拆分成额外的器件。米勒补偿是CMOS/双极型晶体管的输出节点与内栅极/基极节点之间的补偿电容器或无源网络的简单连接。

然而，虽然米勒补偿提供了具有简单并联连接的优点，但是其确实具有缺点。在精细几何结构CMOS工艺中，诸如40nm线宽CMOS工艺，使用米勒补偿电容器会降低低功率系统的带宽。首先，精细几何结构CMOS工艺局限于低电压电路设计方法，其能够排除性能增强级联技术。其次，米勒补偿电容器可以具有大的电容值。因此，米勒补偿电容器可通过设计而降低系统的带宽并且减少性能参数，诸如电源抑制比(PSRR)，否则将使用级联技术来提高电源抑制比。此外，大值米勒补偿电容器会占用大的硅面积，从而导致较高的生产成本。

因此，使用米勒补偿电容器会降低精细线宽CMOS运算放大器的性能。因此，对于精细线宽CMOS op-amp中的米勒补偿电容器的替代方案存在需求。

本文提供了用于补偿运算放大器的装置和方法。尾电流节点(T-node)连接的补偿电容器具有相对低的电容，能够对精细线宽CMOS op-amp提供补偿。通过这种方式，T-node连接的补偿电容器方法提高带宽，降低功耗，并且增强精细线宽CMOS op-amp的性能。

图1是根据本文的教导的使用op-amp 100的应用电路的示意图。在该实施方案中，应用电路是峰值检测器，包括二极管102、开关106和输出电容器104。op-amp 100的非反相输入端子与二极管102的阳极电连接。op-amp的反相输入端子与op-amp 100的输出端子以及与二极管102的阴极电连接。通过这种方式，op-amp的输出端子提供保持在op-amp 100的非反相节点处接收到的输入信号Vsig的峰值的输出信号Vout。输出电容器104电连接在op-amp 100的输出端子与地之间以减少电压降，电压降被定义为由于电荷损失而在输出端子处的电压的下降。开关106电连接在op-amp 100的输出端子与地之间以提供复位功能。op-amp 100的期望特性有高转换率以检测输入信号Vsig的相对高的峰值电压以及具有低的工作静态性以降低功耗。

op-amp 100包括NMOS差分对50、差分到单端放大级60以及实现高转换率以及降低功耗的补偿网络70。通过使得补偿网络70电连接在放大级60的输出与尾电流节点T之间，op-amp 100可以具有相对高的带宽，同时以相对低的静态性工作。这又允许op-amp 100具有相对高的转换率，同时消耗较少的功率。

图2A-2G是根据本文的教导使用补偿的op-amp电路的各个实施方案的示意图。图2A是具有差分对200a、差分到单端放大级206a和补偿网络208a的实施方案。差分对200a具有第一NMOS 202a和第二NMOS 204a。第一NMOS 202a和第二NMOS 204a形成了源极耦合对，示出第一NMOS202a的源极在尾电流节点T处与第二NMOS 204a的源极电连接。尾电流节点T还能够称为差分对的耦合节点。第一NMOS 202a的栅极作为非反相输入端子Inp工作，而第二NMOS 204a的栅极作为反相输入端子Inn工作。尾电流节点T连接到电流源201a，这将尾电流I_t提供给差分对200a。在差分放大器与设计领域的技术人员能够意识到用于实现电流源201a的许多电路方法。例如，电流源201a能够由电路元件来实现，诸如具有恒定栅极偏压的CMOS晶体管，以提供尾电流I_t。通过这种方式，如差分放大器设计领域的技术人员所知的，尾电流节点T表现为高阻抗节点。而且，第一NMOS 202a的漏极和第二NMOS 204a的漏极能够提供差分对200a的节点L与节点R之间的差分信号。差分到单端放大级206a接收节点L与节点R之间的差分信号并且将差分信号转换成输出端子Vo处的单端信号。补偿网络208a电连接在输出端子Vo与差分对200a的尾电流节点T之间。

将补偿网络208a电连接在差分对200a的输出Vo与尾电流节点T之间，能够有益地改善电路性能和带宽，而不显著地影响电源抑制比(PSRR)且不会显著地使内部节点负载。来自输出Vo的补偿电流反馈给作为低阻抗节点工作的尾电流节点T。因为T节点是具有低阻抗的内部节点，所以其不由补偿网络加载；因此，总的op-amp的整体增益频率提高。

图2A的PSRR能够增强，因为T节点是不直接与正电源轨耦合的内部节点。因此，从正电源轨通过补偿网络208a到T节点的信号路径将具有相对高的衰减。该路径的相对高的衰减能够有益地增强相对于正电源轨的PSRR。

图2B-2F的实施方案在设计上类似于图2A的实施方案。图2B是图2A的PMOS等价结构，具有差分对200b和单端放大级206b。类似于图2A的补偿网络，补偿网络208b电连接在差分对200b的输出Vo与尾电流节点T之间。在该情况下，差分对200b具有也作为源极耦合对工作的第一PMOS 202b以及第二PMOS 204b。与图2A的差分对200a的器件相比，差分对200b使用互补器件PMOS；因此，PSRR能够相对于负电源轨或相对于地得以改善。因为T节点不直接与负电源轨(或地)耦合，所以能够存在负电源轨(或地)与输出之间的相对高的衰减路径。因此，从负电源轨通过补偿网络208b到T节点的信号路径能够具有相对高的衰减。

图2C是具有差分对200c和单端放大级206c的双极结型晶体管(BJT)实现。补偿网络208c电连接在差分对200c的输出Vo与尾电流节点T之间。在该情况下，差分对200c具有也作为发射极耦合对工作的第一NPN202c以及第二NPN 204c。类似地，图2D是具有差分对200c和单端放大级206c的BJT实现。在该情况下，差分对200d具有第一PNP 202d以及第二PNP 204d。

图2E示出了除了示出补偿网络208e的更示意性的细节之外类似于图2A的实施方案。补偿网络208e具有连接在单端放大级206e的输出与差分对200e的尾电流节点T之间的串联连接的补偿电阻器Rc和补偿电容器Cc。具有补偿电阻器Rc和补偿电容器Cc两者能够有益地增强稳定性。在图2F的实施方案中，补偿网络208f能够仅通过连接在单端放大级206f的输出与差分对200f的尾电流节点T之间的补偿电容器Cc来实现。

图2G是具有差分至差分放大级206g的差分输出实施方案。图2G是具有差分对200g、差分至差分放大级206g和补偿网络208g的实施方案。差分对200g具有第一NMOS 202g以及第二NMOS 204g，它们在尾电流节点T处形成源极耦合对并且提供差分对200g的第一节点L与第二节点R之间的差分信号。与之前的图2A-2F相比，差分至差分放大级206g提供第一输出Vop与第二输出Von之间的差分输出。补偿具有差分输出的op-amp会需要多于一个的如图所示的补偿网络。图2G的实施方案具有电连接在第一输出Vop与尾电流节点T之间的第一补偿网络208g以及连接在第二输出Von与尾电流节点T之间的第二补偿网络210g。

图3是根据一个实施方案的使用补偿的两级op-amp电路的示意图。两级op-amp具有差分对200e、第一PMOS 302、第二PMOS 304、第三PMOS 310、补偿网络208e、第三NMOS 306以及第四NMOS 308。差分对200e类似于图2E，具有连接在连接于共同尾电流节点T处的共源极构造中的第一NMOS 202e和第二NMOS 204e。差分对200e进一步具有反相输入Inn和非反相输入Inp，在第一节点L与第二节点R之间有差分输出。与图2E相比，图3提供了显示出由第一PMOS 302和第二PMOS 304形成的电流镜像的额外的示意性细节。

模拟设计领域的技术人员能够认识到，第一PMOS 302和第二PMOS 304形成了能够工作以将第一节点L与第二节点R之间的差分信号转换成单端信号的有源负载。借助于电流镜像连接，单端信号提供在第一节点L处。第一PMOS 302的源极和第二PMOS 304的源极电连接到电源节点Vdd。第一PMOS 302的漏极电连接到第一NMOS 202e的漏极以形成第一节点L。类似地，第二PMOS 304的漏极电连接至第二NMOS 204e的漏极而形成第二节点R。

通过第三NMOS 306在尾电流节点T处提供尾电流。第三NMOS 306具有连接到尾电流节点T的漏极、电连接到地的源极以及电连接到偏置电位节点Vbn的栅极。偏置电位节点Vbn处的偏压使得第三NMOS晶体管306作为电流源而工作并且提供DC尾电流。

第三PMOS 310和第四NMOS 308电连接而作为在输出节点Vo处提供输出电压的第二放大级。第三PMOS 310具有电连接到电源节点Vdd的源极、电连接至输出节点Vo的漏极以及电连接至第一节点L的栅极。第三PMOS 310放大第一节点L的信号且具有部分地通过第四NMOS 308的输出负载阻抗确定的增益，第四NMOS 308具有电连接至PMOS 310的漏极的漏极。第四NMOS 308还具有电连接至地的源极以及电连接至偏置电位节点Vbn的栅极。

将补偿网络208e连接在输出节点Vo与尾电流节点T之间能够有益地增强图3的op-amp的性能。例如，与使用米勒补偿网络相比，在输出节点Vo与尾电流节点T之间使用补偿网络208e改进带宽、PSRR和转换率。通过比较，带宽能够以多达三的因子提高。

此外，将补偿网络208e连接在输出节点Vo与尾电流节点T之间允许图3的op-amp以减小的地电流工作，同时增强包括带宽、转换率和电源抑制比(PSRR)的期望特性。从电源Vdd通过反馈网络的信号路径可以具有相对高的衰减。借助于尾电流节点T的低阻抗，补偿电容器Cc可以相对小且隔离于电源Vdd。另外，因为来自输出的前馈补偿电流成分由差分对200e去除，所以消除了去稳右半平面零点。

具有如图3所示配置的补偿网络还有益地改善了精细线宽CMOS的PSRR，其中具有55nm或更小栅极长度的NMOS和PMOS(CMOS)器件限制了电源节点Vdd处的电源电压。

图4是根据另一实施方案的折叠级联op-amp电路的示意图，折叠级联op-amp电路具有使用补偿的AB类输出级。类似图2G的op-amp，图4的折叠级联op-amp具有差分输入以及差分输出。输入差分对200g作为源极耦合对电连接至尾电流节点T并且接收第一输入节点Inp与第二输入节点Inn之间的输入差分信号。类似图2G的实施方案，差分对200g由具有电连接至第一输入Inp的栅极的第一NMOS 202g以及具有电连接至第二输入节点Inn的栅极的第二NMOS 204g构成。第三NMOS 440具有电连接至尾电流节点T的漏极、电连接至地的源极以及电连接至偏置节点Vb1的栅极。DC偏压施加到偏置节点Vb1，使得第三NMOS 440作为在尾电流节点T处提供尾电流的电流源工作。

在图4的构造中，第一输入节点Inp与第二节点Inn之间的差分输入电压信号是通过折叠级联op-amp来放大从而提供第一输出节点Vop与第二输出节点Von之间的差分输出电压。折叠级联具有由第一PMOS 422、第二PMOS 424、第四NMOS 434、第五NMOS 436和第三PMOS 438限定的第一级联分支402，第一PMOS 422具有将分支的顶部与电源节点Vdd电连接的源极，第二PMOS 424具有在第一节点L处与第一PMOS 422的漏极电连接的源极。第一级联分支402的目的是提供从第一输入Inp至第一节点L的放大。这又将放大信号提供给第四PMOS 420的栅极以及提供给第六NMOS 432的栅极。第五NMOS 436和第三PMOS 438允许op-amp作为AB类放大器工作。标记为Vbp1,Vbp2,Vb1,Vb2,和Vb4的电路节点是接收用于在AB类模式下运行折叠级联op-amp的DC偏置电位的偏置节点。设计折叠级联放大器领域的技术人员能够认识到具有第一级联分支402的差分对200g的构造作为常见设计方法，并且省去共同工作的进一步的细节以及关于偏置连接的进一步的细节。

第四PMOS 420和第六NMOS 432提供在第一输出节点Vop的差分输出电压的非反相成分。第一输出节点Vop电连接至第四PMOS 420的漏极以及第六NMOS 432的漏极。第四PMOS 420的源极电连接至电源节点Vdd。并且第六NMOS 432的源极电连接至地。通过这种方式，差分输出电压的非反相成分可以具有在地与电源之间的宽输出摆动。

折叠级联还具有第二级联分支403，该第二级联分支403由第五PMOS 426、第六PMOS 428、第七NMOS 446、第八NMOS 442和第七PMOS 444限定，第五PMOS 426具有将第二级联分支403的节点电连接至电源节点Vdd的源极，第六PMOS 428具有在第二节点R处电连接至第五PMOS 426的漏极的源极。第二级联分支403的目的是提供经由第二节点R的来自第二输入Inn的放大，方式类似于第一级联分支402提供来自第一输入Inp的放大。另外，由于对称，关于第二级联分支403的连接和操作的描述类似于关于第一级联分支402的连接和操作的描述。

第八PMOS 430和第九NMOS 448提供在第二输出节点Von的差分输出电压的反相成分。由于对称，关于第八PMOS 430和第九NMOS 448的连接和操作的描述类似于第四PMOS 420和第六NMOS 432的连接和操作的描述。

在补偿图4的折叠级联放大器时，第一补偿网络电连接在第一输出节点Vop与尾电流节点T之间，而第二补偿网络电连接在第二输出节点Von与尾电流节点T之间。在图4所示的配置中，第一补偿网络具有串联地电连接的第一补偿电容器Cc和第一补偿电阻器Rc。类似地，第二补偿网络具有串联地电连接的第二补偿电容器Cc2和第二补偿电阻器Rc2。另外，折叠级联放大器包括第三补偿网络408，该第三补偿网络具有串联地电连接在第一输出节点Vop与第六NMOS 432的栅极之间的第三电容器Cc3和第三电阻器Rc3。而且，折叠级联放大器包括串联地电连接在第二输出节点Von与第九NMOS 448的栅极之间的第四补偿网络410。

使得第一补偿网络208g从第一输出节点Vop到尾电流节点T电连接以及使得第二补偿210g从第二输出节点Von到尾电流节点T电连接有益地允许使用相对较小的电容器。例如，第一补偿电容器Cc和第二补偿电容器Cc2能够制得相对较小。使用较小的补偿电容器，图4的折叠级联op-amp能够以较低的静态电流工作，从而消耗较少的功率。另外，由于具有第一补偿网络208g和第二补偿网络210g，关于图4的折叠级联放大器的电源节点Vdd的带宽和PSRR两者能够相对较大。从电源节点Vdd到第一输出节点Vop的包含第一补偿网络208g的第一信号路径以及从电源节点Vdd到第二输出节点Von的包含第二补偿网络210g的第二信号路径可以具有相对高的衰减度。

虽然图4呈现了具有第一补偿网络208g和第二补偿网络210g的折叠级联放大器的一种构造，但是其它是可能的。例如，折叠级联放大器可设计成使用利用PMOS而不是NMOS的替选差分对200。或者，折叠级联可使用替选的AB类级。

图5A-5D是根据本文教导的补偿网络的各个实施方案的示意图。如设计补偿网络领域的技术人员所知的，存在能够工作补偿网络的无源元件和/或有源器件的置换。图5A-5D中的每一个能够被选择以作为电连接在输出节点与尾电流节点T之间的补偿网络而工作。图5A示出了仅具有能够适合BJT op-amp的补偿电容器Cc的补偿网络508a。图5B示出了补偿网络508b，其具有第一补偿电容器Cc1与第一补偿电阻器Rc1串联、第二补偿电容器Cc2与第二补偿电阻器Rc2串联以及第三补偿电容器Cc3的并联组合。补偿网络508b的每个电容器可以将极点引入网络函数，同时每个电阻器电容器组合能够引入零点。图5C示出了具有补偿电容器Cc与补偿电阻器Rc串联的补偿网络508c。该配置适合于需要右半平面(RHP)零点的抵消的CMOS op-amp。并且，图5D示出了具有工作于线性器件区域中的补偿电容器Cc和CMOS晶体管510d的补偿网络508d。CMOS晶体管510d可以是NMOS或PMOS，其接收固定电位Vb，使其工作类似于电阻器并且替换补偿网络508c的补偿电阻器Rc。

应用

采用上述补偿op-amp的设备能够实现到各种电子设备中。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的零件、电子测试装备等。电子设备的示例还可以包括光学网络或其它通信网络的电路。消费电子产品可以包括，但不限于，汽车、摄像录像机、照相机、数字照相机、便携式记忆芯片、洗衣机、干燥机、洗衣机/干燥机、复印件、传真机、扫描仪、多功能外围设备等。此外，电子设备可以包括非成品，包括那些用于工业、医疗和汽车应用的非成品。

前面的说明书和权利要求可能提到元件或特征“连接”或“耦合”在一起。如本文所使用的，除非上下文明确说明，否则“连接”意指一个元件/特征直接或间接地连接到另一元件/特征，而不一定是机械地。同样，除非明确说明，否则，“耦合”意指一个元件/特征直接或间接地耦合到另一元件/特征，而不一定是机械地。因此，虽然图中所示的各个示意图描绘了元件和部件的示例布置，但是额外的中间元件、器件、特征或组件能够存在于实际的实施方案中(假设描绘的电路的功能不会受到不利影响)。

虽然已经根据一些实施方案描述了本发明，但是对于本领域技术人员而言显而易见的其它实施方案，包括那些未提供本文阐述的全部特征和优点的实施方案，同样在本发明的范围内。而且，上述的各个实施方案能够组合以提供另外的实施方案。另外，在一个实施方案的上下文中所显示的一些特征同样能够并入其它实施方案中。因此，本发明的范围仅参考随附的权利要求书来限定。