一种比较器失调电压自校正电路的制作方法

本发明属于模拟和混合信号集成电路领域，特别涉及一种比较器失调电压自校正电路。

背景技术：

n位并行转换型模数转换器(也称作Flash ADC或者闪烁型ADC)采用2ⁿ个比较器，把模拟信号V_in与2ⁿ个参考信号比较，再对比较器的输出进行编码从而实现模拟信号的量化。通常2ⁿ个参考信号均匀分布在某个信号范围内，该信号范围被称为量化范围。

图1为一3位flash ADC电路图，其包括8个串行连接的电阻(101、102、103、104、105、106、107、108)、7个并行工作的比较器(COM₁、COM₂、COM₃、COM₄、COM₅、COM₆、COM₇)、一个编码电路128、模拟信号输入端口V_in、参考电压端口REFA、参考电压端口REFB、和数字输出端口D₀、D₁、D₂。

参考电压端口REFA连接电阻108的正端，电阻108的负端连接电阻107的正端，电阻107的负端连接电阻106的正端，电阻106的负端连接电阻105的正端，电阻105的负端连接电阻104的正端，电阻104的负端连接电阻103的正端，电阻103的负端连接电阻102的正端，电阻102的负端连接电阻101的正端，电阻101的负端连接参考电压端口REFB。

在参考电压端口REFA、参考电压端口REFB分别加上电压量化范围的最大值与最小值，在电阻108、107、106、105、104、103、102的负端便产生参考电压V₇、V₆、V₅、V₄、V₃、V₂、V₁。比较器COM₇、COM₆、COM₅、COM₄、COM₃、COM₂、COM₁的正向端连接到一起接收来自端口V_in的模拟信号，负向端分别接收参考电压V₇、V₆、V₅、V₄、V₃、V₂、V₁。

电阻101、102、103、104、105、106、107、108的阻值相等，并且比较器COM₇、COM₆、COM₅、COM₄、COM₃、COM₂、COM₁的负向端无电流流入，因此参考电压V₇、V₆、V₅、V₄、V₃、V₂、V₁均匀分布在端口电压REFA与REFB之间，如图2所示。

由图2可见，参考电压V₁、V₂、V₃、V₄、V₅、V₆、V₇把信号区间[REFB，REFA]划分成了8个相等的间隔。当模拟信号输入端口V_in信号从低到高变化，超过某个超考电压V_i(i＝1～7)时，相应比较器COM_i的输出翻转，即比较器COM₁、COM₂、COM₃、COM₄、COM₅、COM₆、COM₇的输出对图2中的8个信号区间进行了标识和编码。

本领域的技术人员知道图1中的比较器COM₁、COM₂、COM₃、COM₄、COM₅、COM₆、COM₇输出编码为温度计码，该编码的缺点是需要大量的信号线，并且编码效率太低，存在大量的码浪费。比较器COM₁、COM₂、COM₃、COM₄、COM₅、COM₆、COM₇的输出连接到编码电路128，实现温度计码到二进制码转换，最终在输出端口D₀、D₁、D₂输出3位二进制码。

图1电路的实际实现中，比较器存在失调，特别是基于CMOS工艺的比较器失调更加严重。这样，图1中比较器实际的参考电压是电阻串产生的参考电压加上失调电压，如图3。在图3中用电压源VO₁、VO₂、VO₃、VO₄、VO₅、VO₆、VO₇分别表示比较器COM₁、COM₂、COM₃、COM₄、COM₅、COM₆、COM₇失调电压。这样比较器COM_i(i＝1～7)实际看到的参考电压是(V_i+VO_i)。失调电压VO_i(i＝1～7)具有随机性，对于不同的比较器，不同的工艺条件，不同的芯片，失调电压都不一样。电路设计人员无法预知失调电压的具体值，只能得到一些统计结果。

当falsh ADC的精度很高时(如6位或者8位转换精度)，相邻参考电压间的差很小。如果图3中比较器失调电压使得比较器COM_i(i＝1～7)看到的参考电压大于比较器COM_i+1看到的参考电压，就会造成flash ADC出现失码。如图4，由于失调，比较器COM₄看到的参考电压(V₄+VO₄)小于比较器COM₃看到的参考电压(V₃+VO₃)。这样当图3中模拟输入信号V_in从小变到大时，比较器COM₄先翻转，比较器COM₃后翻转，造成失码。

传统的减小比较失调的方法是采用较大的器件尺寸，这样会增加电路的功耗并降低了电路的工作速度。

本发明通过一自校正过程，用一芯片外接的或者芯片内部产生的参考信号来校正比较器的失调电压，从而消除flash ADC的失码、提高DNL和INL性能指标。另外通过失调校正后，比较器可以采用较小尺寸的器件来实现，提高了比较器的速度。

技术实现要素：

本发明提供一种比较器失调电压自校正电路，包括一比较器123、一失调数字调节电路122、一逐次逼近寄存器121、一多路选择器125、一使能端口EN、一时钟端口CLK、一参考电压输入端口V_r、一模拟信号输入端口V_in、一校正电压输入端口V_cal和一输出端口VOUT。

所述比较器失调电压自校正电路120的端口V_r用于接收参考电压，端口V_cal用于接收一校正电压，该校正电压可以由同一芯片上的高精度DAC产生，也可以由测试仪器产生，通过芯片引脚接入芯片。模拟信号输入端口V_in用于接收模拟信号。输出端口VOUT用于输出比较结果。正常工作时多路选择器125连接模拟信号输入端口V_in，校正的时候多路选择器连接正电压输入端口V_cal。

所述比较器失调电压自校正电路120的参考电压输入端口V_r连接失调数字调节电路122的端口A，失调数字调节电路122的端口B连接比较器123的负相输入端，比较器123的正相输入端连接多路选择器125的输出端口。多路选择器的1号输入端口连接校正电压输入端口V_cal，2号输入端口连接模拟信号输入端口V_in。比较器123的输出端连接逐次逼近寄存器121的数据输入端D_in，逐次逼近寄存器121的使能端EN连接比较器失调电压自校正电路120的使能端口EN，逐次逼近寄存器121的时钟端CLK连接比较器失调电压自校正电路120的时钟端口CLK。逐次逼近寄存器121数据输出端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇输出数据信号D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。数据信号D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇分别控制失调数字调节电路122的数据端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。

所述失调数字调节电路122的端口B与端口A间的电压V_AB与其数据端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇间的关系是一带偏移量V_s/2的加权求和关系，最低权重位是D₀，最高权重位是D₇，最小变化步长是V_s/2⁸。

根据连接关系，所述比较器123负向端V_M的电势为参考电压输入端口V_r电压与失调数字调节电路122端口压降V_AB之和。

所述比较器失调电压自校正电路120的校正过程如下：

开始，比较器失调电压自校正电路120使能端口EN信号为低电平，逐次逼近寄存器121复位，数字信号D₇、D₆、D₅、D₄、D₃、D₂、D₁、D₀为默认值10000000，失调数字调节电路122端口压降V_AB为0。比较器负相输入端V_M电势等于参考电压V_r与比较器失调电压之和。

之后，使能信号EN从低电平跳变为高电平，启动校正过程，多路选择器连接到输入端口1，选择校正电压V_cal。

随后，第一个时钟信号CLK上升沿到来，逐次逼近寄存器121保持数字信号D₇、D₆、D₅、D₄、D₃、D₂、D₁、D₀为默认值10000000不变，比较器负相输入端V_M电势保持不变。

之后，比较器123比较其正、负相端口电压信号，并把比较结果反馈到逐次逼近寄存器121的数据输入端D_in。

如果V_M低于V_cal，在第二个时钟信号CLK上升沿到来时，逐次逼近寄存器121保持D₇为1，同时把D₆置1，V_M增加V_s/4。

如果V_M高于V_cal，在第二个时钟信号CLK上升沿到来时，逐次逼近寄存器121把D₇置0，同时把D₆置1，V_M减少V_s/4。

之后，比较器123再次把V_M与V_cal比较，并把比较结果反馈到逐次逼近寄存器121的数据输入端D_in。

如果V_M低于V_cal，在第三个时钟信号CLK上升沿到来时，逐次逼近寄存器121保持D₆为1，同时把D₅置，V_M增加V_s/8

如果V_M高于V_cal，在第三个时钟信号CLK上升沿到来时，逐次逼近寄存器121把D₆置0，同时把D₅置1，V_M减少V_s/8。

之后，比较器123再次把V_M与V_cal比较，并把比较结果反馈到逐次逼近寄存器121的数据输入端D_in。

如果V_M低于V_cal，在第四个时钟信号CLK上升沿到来时，逐次逼近寄存器121保持D₅为1，同时把D₄置1，V_M增加V_s/16。

如果V_M高于V_cal，在第四个时钟信号CLK上升沿到来时，逐次逼近寄存器121把D₅置0，同时把D₄置1，V_M减少V_s/16。

相同的过程，在第五个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₄、在第六个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₃、在第七个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₂、在第八个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₁、在第九个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₀。最后，校正过程结束。数字信号D₇、D₆、D₅、D₄、D₃、D₂、D₁、D₀的值被逐次逼近寄存器121保持并用于比较器正常工作过程。

所述自校正过程，其特征在于：在整个校正过程，根据比较器123的比较结果，比较器负相输入端V_M电势围绕V_cal逐次增加或者减少V_s/2²、V_s/2³、V_s/2⁴、V_s/2⁵、V_s/2⁶、V_s/2⁷、V_s/2⁸、V_s/2⁸，逐渐收敛于V_cal。最终V_M与V_cal相差仅V_s/2⁸。V_s越小，校正结束后，V_M越接近V_cal，同时校正范围也越小。采用较高的校正位数，可以同时保持较高的校正精度和校正范围。

由以上可知，通过所述校正电路120可以把比较器123的实际参考电压校正到接近V_cal，并达到一定的精度。V_cal不受比较器失调电压影响，是一个可设计和可控的量。因此我们的发明解决了比较器失调电压的工艺随机性对flash ADC性能和功能影响的问题。

所述比较器失调电压自校正电路，还可采用差分结构200，由一多路选择器125，一失调数字调节放器180，一动态比较器159，一逐次逼近寄存器121、一模拟信号输入端口V_in、一校正信号输入端口V_cal、一参考信号输入端口V_r、一时钟端口CLK、一使能端口EN和一输出端口VOUT组成。

所述比较器失调电压自校正电路200的模拟信号输入端口V_in，用于接收模拟信号；校正信号输入端口V_cal，用于接收校正信号；参考信号输入端口V_r，用于接收参考信号；时钟端口CLK，用于接收输入时钟信号；使能端口EN，用于启动校正过程；输出端口VOUT，用于输出比较结果。

所述比较器失调电压自校正电路200的多路选择器125的1号选择端连接校正信号输入端口V_cal，2号选择端连接模拟信号输入端口V_in，输出端连接失调数字调节放器180的正相输入端V_P。失调数字调节放器180的负相输入端V_M连接参考信号输入端口V_r。失调数字调节放器180的正相输出端V_OP连接动态比较器159正相输入端V_P，失调数字调节放大器180的负相输出端V_OM连接动态比较器159负相输入端V_M，动态比较器159的输出端连接输出端口VOUT，逐次逼近寄存器121数字输出端D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇连接失调数字调节放大器180的数字输入端D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇，逐次逼近寄存器121的使能端EN连接使能端口EN，时钟端连接时钟输入端口，数据端D_in连接动态比较器159的输出端。时钟输入端口CLK同时连接逐次逼近寄存器121时钟端CLK和接动态比较器159的时钟端CLK。

所述失调数字调节放大器180包括一差分对电路140，两个对称的负载电阻141、142，两个对称的失调调节电阻143、144，两个对称的电流镜145、146，两个对称的电流型数模转换器147、148，一个模拟信号输入端口VIN，一个参考信号输入端口VREF，正、反相输出端口VO+、VO-，数据输入端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。

所述失调数字调节放大器180还包括正、反相输入端口V_P和V_M，正、反相输出端口V_OP和V_OM，数字输入端D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。

所述失调数字调节放大器180的差分对电路140包括两个对称的NMOS晶体管149、150，和一个尾电流源151。NMOS晶体管149、150的源极连接到一起后连接电流源151的电流输入端，电流源151电流输出端接地。NMOS晶体管149的栅极连接正相输入端口V_P；NMOS晶体管150的栅极连接负相输入端口V_M。NMOS晶体管149漏极接负载电阻141的负端，负载电阻141的正端接电源VCC；NMOS晶体管150漏极接负载电阻142的负端，负载电阻142的正端连接电源电压VCC。失调调节电阻143的正端连接NMOS晶体管149的漏极，负端同时连接电流镜145的输出端和负相输出端口V_OM；失调调节电阻144的正端连接NMOS晶体管150的漏极，负端同时连接电流镜146的输出端和正向输出端口V_OP。

所述失调数字调节放大器180电流镜145包括PMOS晶体管152、153；电流镜146包括PMOS晶体管154、155。PMOS晶体管152的栅极和漏极连接在一起作为电流镜145的输入端，源极连接电源VCC。PMOS晶体管153的栅极连接PMOS晶体管152的栅极，源极连接电源VCC，漏极作为电流镜145的输出端。PMOS晶体管154的栅极和漏极连接在一起作为电流镜146的输入端，源极连接电源VCC,PMOS晶体管155的栅极连接PMOS晶体管154的栅极，源极连接电源VCC，漏极作为电流镜146的输出端。把电流镜145把其输入电流I₁按1:1比例镜象到输出端得到输出电流I₃，把电流镜146把其输入电流I₂按1:1比例镜象到输出端得到输出电流I₄。

所述失调数字调节放大器180，电流型数模转换器147的输出端连接电流镜145的输入端，并输出电流I₁；电流型数模转换器148的电流输出端连接电流镜146的输入端，并输出电流I₂。电流型模数转换器147接收来自输入端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇的数字信号，电流型模数转换器148接收数字信号D₇D₆D₅D₄D₃D₂D₁D₀的补码。

所述比较器失调电压自校正电路200的动态比较器159，为差分结构，由四部分组成：前置放大器160，锁存电路161，数字部分162，偏置电路186。

所述动态比较器159还包括一正相输入端口、一负相输入端口、一时钟输入端口CLK和一输出端口VO。

所述动态比较器159，前置放大器160为一差分放大器，其提供一定差分增益，以降低动态比较器159的亚稳态效应。其包含两个相互对称的NMOS晶体管163、164，还包括另外两个相互对称的NMOS晶体管165、166，两个相互对称的电阻167、168，一个尾电流源169。

所述前置放大器160，对称的NMOS晶体管163、164构成一差分对，它们的源极连接在一起后接尾电流源169的电流输入端，尾电流源169的电流输出端接地。NMOS晶体管163的栅极连接比较器159负相输入端口V_M；NMOS晶体管164的栅极连接比较器159正相输入端口V_P。NMOS晶体管163的漏极连接NMOS晶体管165的源极；NMOS晶体管164的漏极连接NMOS晶体管166的源极。NMOS晶体管165、166的栅极连接在一起连接偏置电路186的输出端。NMOS晶体管165的漏极连接电阻167的负端并输出电压信号S_P；NMOS晶体管166的漏极连接电阻168的负端并输出电压信号S_M。电压信号S_P、S_M为一对差分信号，其分别为正、反相信号。电阻167、158的正端接电源VCC。

所述动态比较器159，前置放大器160把端口V_P与V_M差分信号放大后得到差分信号S_P、S_M。

所述动态比较器159，锁存电路161包括两个相互对称的NMOS晶体管172、173，一个尾电流源174，两个相互对称的PMOS晶体管175、176，两个相互对称的NMOS晶体管177、178，一个PMOS开关晶体管180，一个NMOS开关晶体管179。

所述锁存电路161，NMOS晶体管172、173构成一差分对，它们的源极连接在一起后接电流源174的电流输入端，电流源的电流输出端接地。NMOS晶体管172的栅接收电压信号S_M；NMOS晶体管173接收电压信号S_P。电容器170的下极板连接NMOS晶体管173的栅极，上极板连接节点C；电容器171的下极板连接NMOS晶体管172的栅极，上极板连接节点D。PMOS晶体管175与176交叉耦合：PMOS晶体管175的栅极连接PMOS晶体管176的漏极，PMOS晶体管176的栅极连接PMOS晶体管175的漏极。PMOS晶体管175和176的源极连接电源VCC，PMOS晶体管175的漏极连接节点C，PMOS晶体管176的漏极连接节点D。NMOS晶体管177与178交叉耦合：NMOS晶体管177的栅极连接NMOS晶体管178的漏极，NMOS晶体管178的栅极连接NMOS晶体管177的漏极。NMOS晶体管177的漏极连接节点D，NMOS晶体管178的漏极连接节点C。NMOS晶体管177和178的源极连接在一起后连接NMOS开关晶体管179的漏极，NMOS开关晶体管179的源极接地，栅极连接时钟输入端口CLK。PMOS开关晶体管180的源极连接节点C，漏极连接节点D，栅极连接时钟输入端口CLK。

所述锁存电路161的工作过程如下：

当时钟信号CLK为低电平时，开关NMOS晶体管179截止，交叉耦合NMOS晶体管177、178无电流流过，不工作；开关PMOS晶体管开启，节点C和D短接，交叉耦合PMOS晶体管175、176的栅漏短接，作为二极管工作。

电压信号S_P、S_M分别作用于差分对晶体管173与172的栅极，把尾电流源174的电流重新再分配：当S_P大于S_M时，流过NMOS晶体管173的电流大于流过NMOS晶体管172的电流；当S_M大于S_P时，通过NMOS晶体管172的电流大于流过NMOS晶体管173的电流。具体分配的比例由跨导NMOS晶体管172和173构成的差分对的跨导决定。

当时钟信号CLK的上升沿到来，时钟信号从低电平变为高电平。NMOS开关晶体管179开启，交叉耦合NMOS晶体管177、178开始工作。同时，PMOS开关晶体管截止，节点C和D连接被断开，交叉耦合PMOS晶体管175、176的栅漏连接被断开。

如果在时钟信号上升沿到来时，电压信号S_M大于S_P，流过晶体管172的电流大于流过晶体管173的电流。节点C、D间的连接被断开后，节点C的电压将被拉低，节点D的电压将被拉高。交叉耦合NMOS晶体管177、178与交叉耦合PMOS晶体管175、176构成一正反馈，通过这一正反馈机构，节点C被速度拉至地电位GND，节点D被迅速拉至电源电压VCC。

如果在时钟信号上升沿到来时，电压信号S_P大于S_M，流过晶体管173的电流大于流过晶体管172的电流。节点C、D间的连接被断开后，节点D的电压将被拉低，节点C的电压将被拉高。交叉耦合NMOS晶体管177、178与交叉耦合PMOS晶体管175、176构成一正反馈，通过这一正反馈机构，节点D被速度拉至地电位GND，节点C被迅速拉至电源电压VCC。

可见，端口信号V_P与V_M的差被前置放大器放大后，在时钟信号上升沿被锁存，并迅速地放大至地和电源电压之间。即，当V_P大于V_M时，在节点C得到一个电源电位VCC，在节点D得到一个地电位；即当V_P小于V_M时，在节点D得到一个电源电位VCC，在节点C得到一个地电位。

所述动态比较器159的数字部分162包括两个与非门182、182，一个反相器182。与非门181、182交叉耦合：与非门181的输出连接到与非门182的一输入端，与非门182的输出连接到与非门181的一输入端。与非门181的另一输入端连接节点C，与非门182的另一输入端连接节点D。反相器183的输出端连接与非门181的输出端，与非门181的输出端输出端连接动态比较器159的输出端口VO。数字部分162把节点C和D差分信号转换成单端数字信号输出。

所述比较器失调电压自校正电路200，其特征在于：模拟信号V_in，校正信号V_cal，参考信号V_r还可采用差分信号。相应地，失调数字调节放大器180正相输入端(V_P+，V_P-)和负相输入端(V_M+，V_M-)同时又是差分输入端，并增加了另一差分对电路159，与差分对电路140对称，包括：两个对称的NMOS晶体管156和157，一个尾电流源158。NMOS晶体管156源极与NMOS晶体管157的源极连接在一起后连接尾电流源158的电流输入端，尾电流源158的电流输出端接地；NMOS晶体管156的漏极同时连接NMOS晶体管149的漏极和负载电阻141的负端；NMOS晶体管157的漏极同时连接NMOS晶体管150的漏极和负载电阻142的负端。NMOS晶体管149的栅连接正相差分输入端的正极V_P+，NMOS晶体管157的栅连接正相差分输入端的负极V_P－，NMOS晶体管150的栅连接负相差分输入端的正极V_M+，NMOS晶体管149的栅连接负相差分输入端的负极V_M－。

本发明的有益性体现在，通过一自校正过程，用一芯片外接的或者芯片内部产生的参考信号来校正比较器的失调电压，从而消除flash ADC的失码、提高DNL和INL性能指标。另外通过失调校正后，比较器可以采用较小尺寸的器件来实现，提高了比较器的速度。

附图说明

图1为3位并行转换型模数转换器电路图；

图2为理想情况下比较器参考电压分布图；

图3为包含比较器失调电压的3位并行转换型模数转换器电路图；

图4表示比较器失调引起比较器参考电压的变化；

图5为本发明比较器失调电压自校正电路示意图；

图6为本发明比较器失调电压自校正电路校正时序图；

图7为本发明比较器失调电压自校正电路实际电路框图；

图8为图7中失调数字调节放大器180线路图；

图9为图7动态比较器159线路图；

图10为图7中失调数字调节放大器180全差分实现线路图。

本发明的阐述中，根据本领域的约定俗成，端口表示单元电路中与外部电路连接的线网。端口名称在单元电路的符号图中出现，也在该单元的内部电路图中出现。为了叙述的方便，在不引起混淆的情况下，有时候也用端口名、节点名或者线网名表示位于该端口、节点或者线网的电压信号。

以上内容本领域技术人已经熟知，这里指出是为了让更广泛领域的技术人员理解本发明的意图

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图5所示为本发明比较器失调电压自校正电路120的原理图，其包括一比较器123、一电压源124、一失调数字调节电路122、一逐次逼近寄存器121、一多路选择器125、一使能端口EN、一时钟端口CLK、一参考电压输入端口V_r、一模拟信号输入端口V_in、一校正电压输入端口V_cal和一输出端口VOUT。

电压源124用于模拟实际比较器的失调电压，端口V_r接收由图3中电阻串产生的参考电压，端口V_cal接收一校正电压，该校正电压可以由同一芯片上的高精度DAC产生，也可以由测试仪器产生，通过芯片引脚接入芯片。模拟信号输入端口V_in用于接收模拟信号。输出端口用于输出比较结果。正常工作时多路选择器125连接模拟信号输入端口V_in，校正的时候多路选择器连接正电压输入端口V_cal。

参考电压输入端口V_r连接失调数字调节电路122的端口A，失调数字调节电路122的端口B连接电压源124负端，电压源124正端连接比较器123的负相输入端，比较器123的正相输入端连接多路选择器125的输出端口。多路选择器的1号输入端口连接校正电压输入端口V_cal，2号输入端口连接模拟信号输入端口V_in。比较器123的输出端连接逐次逼近寄存器121的数据输入端D_in，逐次逼近寄存器121的使能端EN连接使能端口EN，逐次逼近寄存器121的时钟端CLK时钟端口CLK。逐次逼近寄存器121数据输出端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇输出数据信号D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。数据信号D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇分别控制失调数字调节电路122的数据端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。

失调数字调节电路122的端口B与端口A间的电压V_AB与数字信号端口信号D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇间的关系如下式所示

$V_{AB}=V_s\underset{i=0}{\overset{7}{\Σ}}\frac{D_i}{2^{8-i}}-\frac{V_s}{2}---\left(1\right)$

由(1)式可知失调数字调节电路122端口B与端口A间电压V_AB与数字信号D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇是一带偏移量V_s/2的加权求和关系，最低权重位是D₀，最高权重位是D₇，最小变化步长是V_s/2⁸，其中Vs为一设计变量。

根据基尔霍夫定律，比较器负相输入端V_M的电势为

V_M＝V₁₂₄+V_AB+V_r (2)

上式中，V₁₂₄表示电压源124两端电压。V₁₂₄和V_r对于被校正比较器来说都是恒定的。根据(1)式，V_AB数字可调，因此V_M也数字可调。比较器正相输入端的电势为V_cal。

图5所示比较器失调自校正电路120的校正过程如下：

如图6，开始，使能信号EN为低电平，逐次逼近寄存器121复位，数字信号D₇、D₆、D₅、D₄、D₃、D₂、D₁、D₀为默认值10000000。根据(1)式，V_AB为0，根据(2)式比较器负相输入端V_M电势为(V_r+V₁₂₄)，如图中0时刻所示。

在t₁时刻，使能信号EN从低电平跳变为高电平，启动校正过程，多路选择器连接到1号输入端口，选择校正电压V_cal。随后，第一个时钟信号CLK上升沿到来(如图6中t₂时刻所示)，逐次逼近寄存器121保持数字信号D₇、D₆、D₅、D₄、D₃、D₂、D₁、D₀为默认值10000000不变，比较器负相输入端V_M电势保持为(V_r+V₁₂₄)不变。之后，比较器123比较其正、负相输入端的电压信号，并把比较结果反馈到逐次逼近寄存器121的数据输入端D_in。

如果V_M低于V_cal，在第二个时钟信号CLK上升沿到来时，逐次逼近寄存器121保持D₇为1，同时把D₆置1。根据(1)、(2)式，V_M增加V_s/4，如图6中t₃时刻所示。

如果V_M高于V_cal，在第二个时钟信号CLK上升沿到来时，逐次逼近寄存器121把D₇置0，同时把D₆置1。根据(1)、(2)式，V_M减少V_s/4。

之后，比较器123再次把V_M与V_cal比较，并把比较结果反馈到逐次逼近寄存器121的数据输入端D_in。

如果V_M低于V_cal，在第三个时钟信号CLK上升沿到来时，逐次逼近寄存器121保持D₆为1，同时把D₅置1。根据(1)、(2)式，V_M增加V_s/8

如果V_M高于V_cal，在第三个时钟信号CLK上升沿到来时，逐次逼近寄存器121把D₆置0，同时把D₅置1。根据(1)、(2)式，V_M减少V_s/8，如图6中t₄时刻所示。

之后，比较器123再次把V_M与V_cal比较，并把比较结果反馈到逐次逼近寄存器121的数据输入端D_in。

如果V_M低于V_cal，在第四个时钟信号CLK上升沿到来时，逐次逼近寄存器121保持D₅为1，同时把D₄置1。根据(1)、(2)式，V_M增加V_s/16，如图6中t₅时刻所示

如果V_M高于V_cal，在第四个时钟信号CLK上升沿到来时，逐次逼近寄存器121把D₅置0，同时把D₄置1。根据(1)、(2)式，V_M减少V_s/16。

相同的过程，在第五个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₄、在第六个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₃、在第七个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₂、在第八个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₁、在第九个时钟信号CLK上升沿到来时，逐次逼近寄存器121确定D₀。最后，校正过程结束。数字信号D₇、D₆、D₅、D₄、D₃、D₂、D₁、D₀的值被逐次逼近寄存器121保持并用于比较器正常工作过程。

在整个校正过程，根据比较器123的比较结果，V_M围绕V_cal逐次增加或者减少V_s/2²、V_s/2³、V_s/2⁴、V_s/2⁵、V_s/2⁶、V_s/2⁷、V_s/2⁸、V_s/2⁸，逐渐收敛于V_cal。最终V_M与V_cal相差仅V_s/2⁸。V_s越小，校正结束后，V_M越接近V_cal，但是校正范围也越小。采用较高的校正位数，如10位、12位、14位，可以同时保持较高的校正精度和校正范围。

由以上可知，通过图5的校正电路可以把比较器的实际参考电压校正到接近V_cal，并达到一定的精度。V_cal不受比较器失调电压影响，是一个可设计和可控的量。因此我们的发明解决了比较器失调电压的工艺随机性对flash ADC性能和功能影响的问题。

图5只是用来说明本发明思想的原理框图，本发明的实际电路框图200如图7所示，其包括一多路选择器125，一失调数字调节放器180，一动态比较器159，一逐次逼近寄存器121、一模拟信号输入端口V_in、一校正信号输入端口V_cal、一参考信号输入端口V_r、一时钟端口CLK、一使能端口EN、一输出端口VOUT。

模拟信号输入端口V_in，用于接收模拟信号；校正信号输入端口V_cal，用于接收校正信号；参考信号输入端口V_r，用于接收参考信号(如图1中的参考电压V_i，i＝1～7)；时钟端口CLK，用于接收输入时钟信号；使能端口EN，用于启动校正过程；输出端口VOUT，用于输出比较结果。

多路选择器125的1号选择端连接校正信号输入端口V_cal，2号选择端连接模拟信号输入端口V_in，输出端连接失调数字调节放器180的正相输入端V_P。失调数字调节放器180的负相输入端V_M连接参考信号输入端口V_r。失调数字调节放器180的正相输出端V_OP连接动态比较器159正相输入端V_P，失调数字调节放大器180的负相输出端V_OM连接动态比较器159负相输入端V_M，动态比较器159的输出端连接输出端口VOUT，逐次逼近寄存器121数字输出端D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇连接失调数字调节放大器180的数字输入端D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇，逐次逼近寄存器121的使能端EN连接使能端口EN，时钟端连接时钟输入端口，数据端D_in连接动态比较器159的输出端。时钟输入端口CLK同时连接逐次逼近寄存器121时钟端CLK和接动态比较器159的时钟端CLK。

图7的电路和图5的电路相比，用失调数字调节放器180代替了失调数字调节电路122。用动态比较器159代替了比较器123，因为动态比较器具有较高的灵敏度和分辨率。由于图7是实际的电路框图，所以失调电压不在单独列出，而是包含在动态比较器159中。图7的校正过程和图5类同，这里不在赘述。

以下描述中，如没有特殊说明，NMOS晶体管衬底接地，PMOS晶体管衬底接电源。

如图8所示，失调数字调节放大器180包括一差分对电路140，两个对称的负载电阻141、142，两个对称的失调调节电阻143、144，两个对称的电流镜145、146，两个对称的电流型数模转换器147、148，一个模拟信号输入端口VIN，一个参考信号输入端口VREF，正、反相输出端口VO+、VO-，数据输入端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。

另外，失调数字调节放大器180还包括正、反相输入端口V_P和V_M，正、反相输出端口V_OP和V_OM，数字输入端D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇。

差分对电路140包括两个对称的NMOS晶体管149、150，和一个尾电流源151。NMOS晶体管149、150的源极连接到一起后连接电流源151的电流输入端，电流源151电流输出端接地。NMOS晶体管149的栅极连接正相输入端口V_P；NMOS晶体管150的栅极连接负相输入端口V_M。NMOS晶体管149漏极接负载电阻141的负端，负载电阻141的正端接电源VCC；NMOS晶体管150漏极接负载电阻142的负端，负载电阻142的正端连接电源电压VCC。失调调节电阻143的正端连接NMOS晶体管149的漏极，负端同时连接电流镜145的输出端和负相输出端口V_OM；失调调节电阻144的正端连接NMOS晶体管150的漏极，负端同时连接电流镜146的输出端和正向输出端口V_OP。

电流镜145包括PMOS晶体管152、153；电流镜146包括PMOS晶体管154、155。PMOS晶体管152的栅极和漏极连接在一起作为电流镜145的输入端，源极连接电源VCC。PMOS晶体管153的栅极连接PMOS晶体管152的栅极，源极连接电源VCC，漏极作为电流镜145的输出端。PMOS晶体管154的栅极和漏极连接在一起作为电流镜146的输入端，源极连接电源VCC,PMOS晶体管155的栅极连接PMOS晶体管154的栅极，源极连接电源VCC，漏极作为电流镜146的输出端。把电流镜145把其输入电流I₁按1:1比例镜象到输出端得到输出电流I₃，把电流镜146把其输入电流I₂按1:1比例镜象到输出端得到输出电流I₄。

电流型数模转换器147的输出端连接电流镜145的输入端，并输出电流I₁；电流型数模转换器148的电流输出端连接电流镜146的输入端，并输出电流I₂。电流型模数转换器147接收来自输入端口D₀、D₁、D₂、D₃、D₄、D₅、D₆、D₇的数字信号，电流型模数转换器147输入——输出关系如下：

$I_1=c\underset{i=0}{\overset{7}{\Σ}}{D}_i{2}^i---\left(3\right)$

上式c表示一常数量。

电流型模数转换器148接收数字信号D₇D₆D₅D₄D₃D₂D₁D₀的补码。由于电流型数模转换器148与数模转换器147对称，根据(3)式，有

$I_2=c\underset{i=0}{\overset{7}{\Σ}}{\stackrel{\‾}{D}}_i{2}^i---\left(4\right)$

由(3)式减去(4)式得到

$I_1-I_2=c\underset{i=0}{\overset{7}{\Σ}}{D}_i{2}^i-c\underset{i=0}{\overset{7}{\Σ}}{\stackrel{\‾}{D}}_i{2}^i---\left(5\right)$

整理后得

$I_1-I_2=2c\underset{i=0}{\overset{7}{\Σ}}{D}_i{2}^i-c\underset{i=0}{\overset{7}{\Σ}}{2}^i---\left(6\right)$

由于

I₁＝I₃ (7)

I₂＝I₄ (8)

根据(6)、(7)、(8)得

$I_3-I_4=2c\underset{i=0}{\overset{7}{\Σ}}{D}_i{2}^i-c\underset{i=0}{\overset{7}{\Σ}}{2}^i---\left(9\right)$

输出端口V_OP、V_OM接高阻抗电路，这样电流I₃完全流经失调调节电阻143，电流I₄完全流经失调调节电阻144。这样

V_OM-V_OP＝I₃R₁₄₃+V_A-(I₄R₁₄₄+V_B) (10)

上式中，V_A和V_B分别表示NMOS晶体管149和150的漏端电压。

由于电阻143和144是完全对称的两个电阻，即

R₁₄₃＝R₁₄₄ (11)

把(11)代入(10)，整理后得

V_OM-V_OP＝(I₃-I₄)R₁₄₃+(V_A-V_B) (12)

另外，由于

V_A-V_B＝-I₅R₁₄₁+I₆R₁₄₂ (13)

由于电阻141与142是完全对称的电阻，即

R₁₄₁＝R₁₄₂ (14)

把(14)代入(13)得

V_A-V_B＝R₁₄₁(I₆-I₅) (15)

把(15)代入(12)得

V_OM-V_OP＝R₁₄₃(I₃-I₄)+R₁₄₁(I₆-I₅) (16)

如果

V_P＝V_M (17)则

$I_3+I_5=\frac{1}{2}{I}_{151}---\left(18\right)$

$I_4+I_6=\frac{1}{2}{I}_{151}---\left(19\right)$

上式中I₁₅₁为尾电流源151提供电流

把(18)、(19)整理后，带入(12)消掉I₅和I₆得

V_OM-V_OP＝(R₁₄₃+R₁₄₁)(I₃-I₄) (20)

把(9)代入(20)，整理得

$V_{OP}-V_{OM}=c(R_{143}+R_{141})\underset{i=0}{\overset{7}{\Σ}}{2}^i-2c(R_{143}+R_{141})\underset{i=0}{\overset{7}{\Σ}}{D}_i{2}^i---\left(21\right)$

在V_P＝V_N的情况下，(21)式表示失调数字调节放大器180的输出失调。失调数字调节放大器180的电压放大倍数由下式给出

G＝g_mR₁₄₁ (22)

用(22)去除(21)式，得到失调数字调节放大器180的等效输入失调为

$V_{io}=\frac{c}{g_m{R}_{141}}(R_{143}+R_{141})\underset{i=0}{\overset{7}{\Σ}}{2}^i-\frac{2c}{g_m{R}_{141}}(R_{143}+R_{141})\underset{i=0}{\overset{7}{\Σ}}{D}_i{2}^i---\left(23\right)$

整理(23)式得

$V_{io}=-\frac{2c}{g_m{R}_{141}}(R_{143}+R_{141})2^7\underset{i=0}{\overset{7}{\Σ}}\frac{D_i}{2^{7-i}}+\frac{c}{g_m{R}_{141}}(R_{143}+R_{141})(2^8-1)---\left(24\right)$

其中g_m表示失调数字调节放大器180的跨导系数，R₁₄₁表示电阻141的电阻值，R₁₄₃表示电阻143的电阻值，上式中左边第二项是常数项，与数字信号D_i(i＝1～7)无关；左边第一项为数字信号D_i(i＝1～7)的加权求和项，最大权重位是D₇，最小权重位是D₀。(24)式和(1)式具有相同的形式。

动态比较器159的内部线路如图9所示，为差分结构，由四部分组成：前置放大器160，锁存电路161，数字部分162，偏置电路186。动态比较器159还包括一正相输入端口、一负相输入端口、一时钟输入端口CLK和一输出端口VO。

前置放大器160为一差分放大器，其提供一定差分增益，以降低动态比较器159的亚稳态效应。其包含两个相互对称的NMOS晶体管163、164，还包括另外两个相互对称的NMOS晶体管165、166，两个相互对称的电阻167、168，一个尾电流源169。

对称的NMOS晶体管163、164构成一差分对，它们的源极连接在一起后接尾电流源169的电流输入端，尾电流源169的电流输出端接地。NMOS晶体管163的栅极连接比较器159负相输入端口V_M；NMOS晶体管164的栅极连接比较器159正相输入端口V_P。NMOS晶体管163的漏极连接NMOS晶体管165的源极；NMOS晶体管164的漏极连接NMOS晶体管166的源极。NMOS晶体管165、166的栅极连接在一起后连接偏置电路186的输出端。NMOS晶体管165的漏极连接电阻167的负端并输出电压信号S_P；NMOS晶体管166的漏极连接电阻168的负端并输出电压信号S_M。电压信号S_P、S_M为一对差分信号，其分别为正、反相信号。电阻167、168的正端接电源VCC。

前置放大器160把端口V_P与V_M差分信号放大后得到差分信号S_P、S_M。

锁存电路161包括两个相互对称的NMOS晶体管172、173，一个尾电流源174，两个相互对称的PMOS晶体管175、176，两个相互对称的NMOS晶体管177、178，一个PMOS开关晶体管180，一个NMOS开关晶体管179。

NMOS晶体管172、173构成一差分对，它们的源极连接在一起后接电流源174的电流输入端，电流源174的电流输出端接地。NMOS晶体管172的栅极接收电压信号S_M；NMOS晶体管173的栅极接收电压信号S_P。PMOS晶体管175与176交叉耦合：PMOS晶体管175的栅极连接PMOS晶体管176的漏极，PMOS晶体管176的栅极连接PMOS晶体管175的漏极。PMOS晶体管175和176的源极连接电源VCC，PMOS晶体管175的漏极连接节点C，PMOS晶体管176的漏极连接节点D。NMOS晶体管177与178交叉耦合：NMOS晶体管177的栅极连接NMOS晶体管178的漏极，NMOS晶体管178的栅极连接NMOS晶体管177的漏极。NMOS晶体管177的漏极连接节点D，NMOS晶体管178的漏极连接节点C。NMOS晶体管177和178的源极连接在一起后连接NMOS开关晶体管179的漏极，NMOS开关晶体管179的源极接地，栅极连接时钟输入端口CLK。PMOS开关晶体管180的源极连接节点C，漏极连接节点D，栅极连接时钟输入端口CLK。

锁存电路161工作过程如下：

当时钟信号CLK为低电平时，开关NMOS晶体管179截止，交叉耦合NMOS晶体管177、178无电流流过，不工作；开关PMOS晶体管开启，节点C和D短接，交叉耦合PMOS晶体管175、176的栅漏短接，作为二极管工作。

电压信号S_P、S_M分别作用于差分对晶体管173与172的栅极，把尾电流源174的电流重新再分配：当S_P大于S_M时，流过NMOS晶体管173的电流大于流过NMOS晶体管172的电流；当S_M大于S_P时，通过NMOS晶体管172的电流大于流过NMOS晶体管173的电流。具体分配的比例由跨导NMOS晶体管172和173构成的差分对的跨导决定。

当时钟信号CLK的上升沿到来，时钟信号从低电平变为高电平。NMOS开关晶体管179开启，交叉耦合NMOS晶体管177、178开始工作。同时，PMOS开关晶体管180截止，节点C和D连接被断开，交叉耦合PMOS晶体管175、176的栅漏连接被断开。

如果在时钟信号上升沿到来时，电压信号S_M大于S_P，流过晶体管172的电流大于流过晶体管173的电流。节点C、D间的连接被断开后，节点C的电压将被拉低，节点D的电压将被拉高。交叉耦合NMOS晶体管177、178与交叉耦合PMOS晶体管175、176构成一正反馈，通过这一正反馈机构，节点C被速度拉至地电位GND，节点D被迅速拉至电源电压VCC。

如果在时钟信号上升沿到来时，电压信号S_P大于S_M，流过晶体管173的电流大于流过晶体管172的电流。节点C、D间的连接被断开后，节点D的电压将被拉低，节点C的电压将被拉高。交叉耦合NMOS晶体管177、178与交叉耦合PMOS晶体管175、176构成一正反馈，通过这一正反馈机构，节点D被速度拉至地电位GND，节点C被迅速拉至电源电压VCC。

可见，端口信号V_P与V_M的差被前置放大器放大后，在时钟信号上升沿被锁存，并迅速地放大至地和电源电压之间。即，当V_P大于V_M时，在节点C得到一个电源电位VCC，在节点D得到一个地电位；即当V_P小于V_M时，在节点D得到一个电源电位VCC，在节点C得到一个地电位。

数字部分162包括两个与非门181、182，一个反相器183。与非门181、182交叉耦合：与非门181的输出端连接到与非门182的一输入端，与非门182的输出端连接到与非门181的一输入端。与非门181的另一输入端连接节点C，与非门182的另一输入端连接节点D。反相器183的输入端连接与非门181的输出端，反相器183的输出端连接动态比较器159的输出端口VO。数字部分162把节点C和D差分信号转换成单端数字信号输出。

图5中的逐次逼近寄存器121为逐次逼近寄存器模数转换器(SAR ADC)中常规电路。本领域技术人员可以查阅SAR ADC相关文献，得到电路实例，这里不再赘述。

图5中的模拟信号V_in，校正信号V_cal，参考信号V_r还可采用差分信号。这种情况下，失调数字调节放大器180采用图10的电路。

图10电路与图8电路相比，正相输入端(V_P+，V_P-)和负相输入端(V_M+，V_M-)同时又是差分输入端，并在图8电路基础上增加了另一差分对电路159，与差分对电路140对称，包括：两个对称的NMOS晶体管156和157，一个尾电流源158。NMOS晶体管156源极与NMOS晶体管157的源极连接在一起后连接尾电流源158的电流输入端，尾电流源158的电流输出端接地；NMOS晶体管156的漏极同时连接NMOS晶体管149的漏极和负载电阻141的负端；NMOS晶体管157的漏极同时连接NMOS晶体管150的漏极和负载电阻142的负端。NMOS晶体管149的栅连接正相差分输入端的正极V_P+，NMOS晶体管157的栅连接正相差分输入端的负极V_P－，NMOS晶体管150的栅连接负相差分输入端的正极V_M+，NMOS晶体管149的栅连接负相差分输入端的负极V_M－。图10电路其余部分与图8相同。