太赫兹波SR锁存器的制作方法

本发明涉及SR锁存器，尤其涉及一种太赫兹波SR锁存器。

背景技术：

近年来，在电磁波谱上介于发展已相当成熟的毫米波和红外光之间的太赫兹波无疑是一个崭新的研究领域。太赫兹波频率0.1～10THz，波长为30μm～3mm。长期以来，由于缺乏有效的太赫兹波产生和检测方法，与传统的微波技术和光学技术相比较，人们对该波段电磁辐射性质的了解甚少，以至于该波段成为了电磁波谱中的太赫兹空隙。随着太赫兹辐射源和探测技术的突破，太赫兹独特的优越特性被发现并在材料科学、气体探测、生物和医学检测、通信等方面展示出巨大的应用前景。可以说太赫兹技术科学不仅是科学技术发展中的重要基础问题，又是新一代信息产业以及基础科学发展的重大需求。

锁存器，是数字电路中的一产品种具有记忆功能的逻辑元件。锁存，就是把信号暂存以维持某种电平状态，在数字电路中则可以记录二进制数字信号“0”和“1”。太赫兹波通信和网络系统的发展需要高效、集成性好的逻辑线路系统，而基于太赫兹波的逻辑单元避免了光信号与电信号的转换，提高了系统的效率。所以研究结构简单、成本低、尺寸小的基于太赫兹波的逻辑单元意义重大。

技术实现要素：

本发明为了克服现有技术不足，提供一种结构简单、相应师姐快的太赫兹波SR锁存器。

为了达到上述目的，本发明的技术方案如下：

太赫兹波SR锁存器，包括介质柱、第一直线波导、第二直线波导、第三直线波导、第四直线波导、第五直线波导、第六直线波导、第七直线波导、第八直线波导、第九直线波导、第十直线波导第一L形波导、第二L形波导、第一J形波导、第二J形波导、第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔、第一多模干涉区域、第二多模干涉区域、第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端、置1信号输入端、置0信号输入端、第一信号输出端、第二信号输出端、介质平板；介质平板中分布着呈正方形周期排列的介质柱，在去除部分介质柱后，形成了第一直线波导、第二直线波导、第三直线波导、第四直线波导、第五直线波导、第六直线波导、第七直线波导、第八直线波导、第九直线波导、第十直线波导、第一L形波导、第二L形波导、第一J形波导、第二J形波导、第一多模干涉区域、第二多模干涉区域，第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔的形状相同，均由在呈正方形周期排列的介质柱中去除一个呈正方形环排布的介质柱，正方形环的边长为5个直线分布的介质柱，并在四个角上各加入一个介质柱得到，第一L形波导、第二L形波导、第一J形波导、第二J形波导的转角处均另外加入一个介质柱，在锁存器的左侧自上而下顺次排列有第二直线波导、第二谐振腔、第四直线波导、第一谐振腔、第一J形波导，第六直线波导的左端与第二谐振腔的右下角相连，第九直线波导的左侧与第一谐振腔的右上角相连，在锁存器的右侧自上而下顺次排列有第二J形波导、第四谐振腔、第三直线波导、第三谐振腔、第一直线波导，第十直线波导的右端与第四谐振腔的左下角相连，第五直线波导的右端与第三谐振腔的左上角相连，锁存器的中部自上而下顺次排列有第二多模干涉区域和第一多模干涉区域，第一多模干涉区域的左上角、左侧中部、右下角、右上角分别与第七直线波导的右端、第一J形波导的右端、第一L形波导的左端、第三直线波导的左端相连，第二多模干涉区域的左下角、左上角、右下角、右侧中部分别与第四直线波导的右端、第二L形波导的右端、第八直线波导的左端、第二J形波导的左端相连，第一L形波导的下端设有第一信号输入端，第二L形波导的上端设有第二信号输入端，第二直线波导的左端设有第三信号输入端，第一直线波导的右端设有第四信号输入端，第四直线波导的左端设有置1信号输入端，第三直线波导的右端设有置0信号输入端。

上述技术方案可以采用如下优选方式：

所述的二维周期排列的介质柱的材料为硅，折射率为3.5，半径为17～19μm，相邻介质柱之间圆心的距离89～91μm，介质平板的材料为二氧化硅，折射率为1.45。所述的第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔中四个角上另外加入的介质柱与相邻的介质柱之间圆心的距离均为63～64μm。所述的第一L形波导、第二L形波导、第一J形波导、第二J形波导中拐角处另外加入的介质柱与相邻的介质柱之间圆心的距离均为63～64μm。

本发明的太赫兹波SR锁存器具有结构简单紧凑，响应时间快，便于制作等优点，满足在太赫兹波通信和网络系统等领域应用的要求。

附图说明

图1是太赫兹波SR锁存器的二维结构示意图；

图2是太赫兹波SR锁存器置1信号输入端为“1”，置0信号输入端为“0”时的能量分布图；

图3是太赫兹波SR锁存器在置0信号输入端为“0”，置1信号输入端的状态从“1”变为“0”之后的能量分布图；

图4是太赫兹波SR锁存器置1信号输入端为“0”，置0信号输入端为“1”时的能量分布图；

图5是太赫兹波SR锁存器在置1信号输入端为“0”，置0信号输入端的状态从“1”变为“0”之后的能量分布图；

具体实施方式

如图1所示，一种太赫兹波SR锁存器，包括介质柱1、第一直线波导2、第二直线波导3、第三直线波导4、第四直线波导5、第五直线波导6、第六直线波导7、第七直线波导8、第八直线波导9、第九直线波导10、第十直线波导11第一L形波导12、第二L形波导13、第一J形波导14、第二J形波导15、第一谐振腔16、第二谐振腔17、第三谐振腔18、第四谐振腔19、第一多模干涉区域20、第二多模干涉区域21、第一信号输入端22、第二信号输入端23、第三信号输入端24、第四信号输入端25、置1信号输入端26、置0信号输入端27、第一信号输出端28、第二信号输出端29、介质平板30；介质平板30中分布着呈正方形周期排列的介质柱1，在去除部分介质柱1后，形成了第一直线波导2、第二直线波导3、第三直线波导4、第四直线波导5、第五直线波导6、第六直线波导7、第七直线波导8、第八直线波导9、第九直线波导10、第十直线波导11、第一L形波导12、第二L形波导13、第一J形波导14、第二J形波导15、第一多模干涉区域20、第二多模干涉区域21，第一谐振腔16、第二谐振腔17、第三谐振腔18、第四谐振腔19的形状相同，均由在呈正方形周期排列的介质柱1中去除一个呈正方形环排布的介质柱1。该正方形环的边长为5个直线分布的介质柱1，去除介质柱时仅沿边长去除总共16个介质柱，形成正方形环状的空间，并在该正方形环的四个角上各加入一个介质柱1得到谐振腔。第一L形波导12、第二L形波导13、第一J形波导14、第二J形波导15的转角处均另外加入一个介质柱1，在锁存器的左侧自上而下顺次排列有第二直线波导3、第二谐振腔17、第四直线波导5、第一谐振腔16、第一J形波导14，第六直线波导7的左端与第二谐振腔17的右下角相连，第九直线波导10的左侧与第一谐振腔16的右上角相连，在锁存器的右侧自上而下顺次排列有第二J形波导15、第四谐振腔19、第三直线波导4、第三谐振腔18、第一直线波导2，第十直线波导11的右端与第四谐振腔19的左下角相连，第五直线波导6的右端与第三谐振腔18的左上角相连，锁存器的中部自上而下顺次排列有第二多模干涉区域21和第一多模干涉区域20，第一多模干涉区域20的左上角、左侧中部、右下角、右上角分别与第七直线波导8的右端、第一J形波导14的右端、第一L形波导12的左端、第三直线波导4的左端相连，第二多模干涉区域21的左下角、左上角、右下角、右侧中部分别与第四直线波导5的右端、第二L形波导13的右端、第八直线波导9的左端、第二J形波导15的左端相连，第一L形波导12的下端设有第一信号输入端22，第二L形波导13的上端设有第二信号输入端23，第二直线波导3的左端设有第三信号输入端24，第一直线波导2的右端设有第四信号输入端25，第四直线波导5的左端设有置1信号输入端26，第三直线波导4的右端设有置0信号输入端27。

所述的二维周期排列的介质柱1的材料为硅，折射率为3.5，半径为17～19μm，相邻介质柱1之间圆心的距离89～91μm，介质平板30的材料为二氧化硅，折射率为1.45。所述的第一谐振腔16、第二谐振腔17、第三谐振腔18、第四谐振腔19中四个角上另外加入的介质柱1与相邻的介质柱1之间圆心的距离均为63～64μm。所述的第一L形波导12、第二L形波导13、第一J形波导14、第二J形波导15中拐角处另外加入的介质柱1与相邻的介质柱1之间圆心的距离均为63～64μm。

上述SR锁存器中，将太赫兹波信号归一化输出功率为0.5～1的端口状态定义为“1”，0～0.5定义为“0”，SR锁存器工作时，第一信号输入端22、第二信号输入端23、第三信号输入端24、第四信号输入端25的状态均为“1”，用于保持第一信号输出端28和第二信号输出端29的状态，当置1信号输入端26的状态为“1”时，第一信号输出端28的状态被置“1”，之后，这一状态将会被保持无论置1信号输入端26的状态为“1”还是“0”，当置0信号输入端27的状态为“1”时，第一信号输出端28的状态被置“0”，之后，这一状态将会被保持无论置0信号输入端27的状态为“1”还是“0”，实现SR锁存器的功能。

实施例1

本实施例中，SR锁存器的结构亦如前所述(图1)，具体结构在此不再赘叙。SR锁存器的结构参数具体为：二维周期排列的介质柱的材料为硅，折射率为3.45，半径为18μm，相邻介质柱之间圆心的距离90μm，介质平板的材料为二氧化硅，折射率为1.45。第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔中四个角上另外加入的介质柱与相邻的介质柱之间圆心的距离均为63.6μm。第一L形波导、第二L形波导、第一J形波导、第二J形波导中拐角处另外加入的介质柱与相邻的介质柱之间圆心的距离均为63.6μm。当置1信号输入端为“1”，置0信号输入端为“0”时，锁存器的能量分布图如图2所示，可以看到第一信号输出端的能量明显大于第二信号输出端，测得第一信号输出端的状态为“1”，第二信号输出端的状态为“0”；并且，当置1信号输入端的状态从“1”变为“0”之后，锁存器的能量分布图如图3所示，可以看到，第一信号输出端和第二信号输出端保持了之前的状态，测得第一信号输出端的状态为“1”，第二信号输出端的状态为“0”；当置1信号输入端为“0”，置0信号输入端为“1”时，锁存器的能量分布图如图4所示，可以看到第二信号输出端的能量明显大于第一信号输出端，测得第一信号输出端的状态为“0”，第二信号输出端的状态为“1”；并且，当置0信号输入端的状态从“1”变为“0”之后，锁存器的能量分布图如图5所示，可以看到，第一信号输出端和第二信号输出端保持了之前的状态，测得第一信号输出端的状态为“0”，第二信号输出端的状态为“1”。