一种相位内插器及相位内插器的控制器的制作方法

本发明涉及电子技术领域，尤其涉及一种相位内插器及相位内插器的控制器。

背景技术：

在多相时钟的产生中，常常会基于相位内插的方法提供的相位内插器在相邻的两个已经提供的时钟源相位之间，产生多个相位居于两个时钟源相位之间的时钟。相位内插器可广泛应用于锁相环中。而传统的基于电流内插的方法形成相位内插器，存在功耗大、相位步长线性难以实现、电路复杂等缺点。如图1、2所示，在一种现有技术提供的电流型相位内插器中，已有的两个时钟源提供I、Q两路正交时钟clk_I和clk_Q，分别为输出的P、N两点提供相位正交的下拉电流，下拉电流(α₁I、α₂I)在P、N两点相加得到输出时钟clk_out。如图2中(a)所示，关于(α₁I、α₂I)的电流系数只要满足α₁²+α₂²＝1，则相位理论上即可在0～90度之间线性地内插。而在实际的相位内插器电路实现时，常因为该系数实现的难度，而采用如图2中(b)中所示的方式将其简化为α₁+α₂＝1。

由于传统的相位内插器采用有源器件的电流内插技术，存在比较大的静态功耗。因此并不适应低功耗的电路趋势。同时，为了实现相位线性调整的α₁+α₂＝1的功能，控制电路也常常比较复杂，且同时也存在静态功耗。

技术实现要素：

本发明的实施例提供一种相位内插器及相位内插器的控制器，能够简化相位内插器的电路结构并降低静态功耗。

第一方面，提供一种相位内插器，包括：该相位内插器包含两个场效应晶体管，其中第一场效应晶体管的栅极连接至第一电压端，第一控制电压经由第一电压端输入第一场效应晶体管的栅极；第二场效应晶体管的栅极连接至第二电压端，第二控制电压经由第二电压端输入第二场效应晶体管的栅极；第一场效应晶体管的源极连接第二场效应晶体管的源极并连接信号输出端，第一时钟信号经由第一场效应管的漏极输入第一场效应晶体管，第二时钟信号经由第二场效应管的漏极输入第二场效应晶体管，第一时钟信号与第二时钟信号相互正交，第一控制电压与第二控制电压关于预设电压值对称。上述方案中提供的相位内插器，包含两个场效应晶体管，其中两个场效应晶体管均由栅极电压信号控制实现对两个场效应晶体管输入的时钟信号控制并在两个场效应晶体管连接的漏极输出时钟信号，从而提供了一种电压型实现的相位内插器，简化了相位内插器的电路结构并降低静态功耗。

一种优选的方案中，相位内插器还包括：第一电阻和第二电阻，第一电阻串联于第一场效应晶体管与第一电压端之间，第二电阻串联于第二场效应晶体管与第二电压端之间。其中电阻的作用为进行直流(英文全称：direct current，简称：DC)耦合，交流(英文全称：Alternating Current，简称：AC)屏蔽。

此外，为增强AC信号下两个场效应晶体管的栅极电压跟随输入的能力，该相位内插器还包括:第一电容和第二电容；第一电容串联于第一场效应晶体管的源极和栅极之间；第二电容串联于第二场效应晶体管的源极和栅极之间。

进一步的，由于场效应晶体管成线性电阻特性，为实现通过该相位内插器产生的输出时钟的相位线性步长变化，第一控制电压和第二控制电压采用相同步长反向线性变化。

第二方面，提供一种如上述任一相位内插器的控制器，包括电位粗调阵列和电位细调阵列；电位粗调阵列包括基准电压端、第一输出端和第二输出端；电位粗调阵列连接第一电位线和第二电位线，基准电压端、第一输出端和第二输出端串联于第一电位线和第二电位线之间的第一回路上；电位细调阵列包括连接第一输出端的第一输入端，至少一个第一电压输出端、连接第二输出端的第二输入端和至少一个第二电压输出端，其中第一输入端和至少一个第一电压输出端串联于第一电位线和第二电位线之间的第二回路上；其中第二输入端和至少一个第二电压输出端串联于所述第一电位线和第二电位线之间的第三回路上；至少一个第一电压输出端通过第一选通开关连接至第一电压端；至少一个第二电压输出端通过第二选通开关连接至第二电压端；电位粗调阵列用于在基准电压端输出基准电压，并在第一输出端输出第一参考电压，在第二输出端输出第二参考电压，第一参考电压和第二参考电压关于所述基准电压对称；电位细调阵列用于接收第一参考电压并根据第一参考电压在至少一个第一电压输出端输出至少一个第一控制电压，将至少一个第一控制电压通过第一选通开关输出选通的第一控制电压；接收第二参考电压并根据第二参考电压在至少一个所述第二电压输出端输出至少一个第二控制电压，将至少一个第二控制电压通过第二选通开关输出选通的第二控制电压；第一控制电压和第二控制电压关于基准电压对称。

上述方案中提供的相位内插器的控制器，电位粗调阵列能够向电位细调阵列提供关于基准电压对称的第一参考电压和第二参考电压；电位细调阵列能够根据第一参考电压通过第一选通开关在至少一个第一电压输出端中选择输出一个第一控制电压，根据第二参考电压通过第二选通开关在至少一个第二电压输出端中选择输出一个第二控制电压，从而实现了向相位内插器提供第一控制电压和第二控制电压。

示例性的一种可选方案为，为实现第一参考电压和第二参考电压关于基准电压对称；第一控制电压和第二控制电压关于基准电压对称；第一输出端在所述第一回路上位于基准电压的电压升侧，第二输出端在第二回路上位于所述基准电压的电压降侧；至少一个第一电压输出端在第二回路上位于第一输入端的电压升侧，至少一个第二电压输出端在所述第三回路上位于第二输入端的电压降侧。

优选的，为实现关于基准电压对称的第一参考电压和第二参考电压，在上述的相位内插器的控制器中，基准电压端与第一输出端之间串联第一电阻，基准电压端与第二输出端之间串联第二电阻，第一电阻与所述第二电阻阻值相同。

示例性的，为实现对第一控制电压和第二控制电压的步长调整，在第二回路上每相邻的两个端之间串联有一个电阻；在第三回路上每相邻的两个端之间串联有一个电阻。

进一步的为实现对第一控制电压和第二控制电压等步长线性调整，第一回路上每个电阻的阻值与第二回路上每个电阻的阻值均相同。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种电流型相位内插器的结构示意图；

图2为图1提供的电流型相位内插器的电流系数示意图；

图3为本发明的实施例提供的一种相位内插器的结构示意图；

图4为本发明的另一实施例提供的一种相位内插器的结构示意图；

图5为本发明的实施例提供的一种相位内插器的控制器的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在无线电领域，本发明的实施例提供的相位内插器主要应用于锁相环中为锁相环提供参考多相位时钟信号，当然本申请的实施例提供的相位内插器并不仅限于应用于锁相环。在现有技术中由于相位内插器主要是基于电流内插方法，其存在功耗大、电路复杂的特征，为解决上述问题本发明的实施例提供一种基于电压的相位内插器，参照图3所示，包括：

第一场效应晶体管M1、第二场效应晶体管M2，其中第一场效应晶体管M1的栅极连接至第一电压端V1，第一控制电压V_bias1经由第一电压端V1输入第一场效应晶体管M1的栅极；第二场效应晶体管M2的栅极连接至第二电压端V2，第二控制电压V_bias2经由第二电压端V2输入第二场效应晶体管M2的栅极；

第一场效应晶体管M1的源极连接第二场效应晶体管M2的源极并连接信号输出端clk_out，第一时钟信号clk_I经由第一场效应晶体管M1的漏极输入第一场效应晶体管M1，第二时钟信号clk_Q经由第二场效应晶体管M2的漏极输入第二场效应晶体管M2，第一时钟信号clk_I与第二时钟信号clk_Q相互正交，第一控制电压V_bias1与第二控制电压V_bias2关于预设电压值对称。

上述方案中提供的相位内插器，包含两个场效应晶体管，其中两个场效应晶体管均由栅极电压信号控制实现对两个场效应晶体管输入的时钟信号控制并在两个场效应晶体管连接的漏极输出时钟信号，从而提供了一种电压型实现的相位内插器，简化了相位内插器的电路结构并降低静态功耗。进一步的，为实现通过该相位内插器产生的输出时钟的相位线性步长变化，第一控制电压和第二控制电压采用相同步长反向线性变化。

参照图4所示，相位内插器还包括：第一电阻R1和第二电阻R2，第一电阻R1串联于第一场效应晶体管M1与第一电压端V1之间，第二电阻R2串联于第二场效应晶体管M2与第二电压端V2之间。其中电阻R1、R2的作用为进行DC耦合AC屏蔽。其中电阻R1和R2可以为电阻足够大的等值电阻。此外，参照图4所示，为增强AC信号下两个场效应晶体管的栅极电压跟随输入的能力，该相位内插器还包括:第一电容C1和第二电容C2；第一电容C1串联于第一场效应晶体管M1的源极s和栅极g之间；第二电容C2串联于第二场效应晶体管M2的源极s和栅极g之间。由于场效应晶体管成线性电阻特性，为实现通过该相位内插器产生的输出时钟的相位线性步长变化，第一控制电压和第二控制电压采用相同步长反向线性变化。由于分别在两个场效应晶体管的栅极和源极之间，增加couple(耦合)电容，则由于M1的栅源电压Vgs1和M2的栅源电压Vgs2在时钟clk_I和clk_Q输入过程中保持相对恒定，因此场效应晶体管呈现线性电阻的特性。同时，只要V_bias1和V_bias2是线性步长地变化，那么，通过内插在clk_out产生的输出时钟的相位也是线性步长变化的。示例性的上述场效应晶体管可以为MOS型晶体管，当然可以采用NMOS或PMOS，其控制原理的区别仅为栅极偏置电压的区别这里不再赘述。

以图4所示的相位内插器为例，其工作原理分析如下：

两个串联的NMOS型晶体管分别接于相位正交的时钟输入clk_I和clk_Q两端，控制电压V_bias1和V_bias2分别控制M1、M2的栅极DC偏置电压，M1处于导通状态时源漏极间电阻aR，M2处于导通状态时源漏极间电阻bR。

假定clk_I＝sinθ，clk_Q＝cosθ，根据基尔霍夫电压定律(英文全称：Kirchhoff Voltage Laws，英文简称：KVL)和基尔霍夫电流定律(英文全称：Kirhhoff's Current Law，英文简称：KCL)可以求出：

从而推出：

因此可以分别列出处于线性区的两个NMOS型晶体管，电阻的具体表达式为：

因此，

根据上述推导，令：

那么，可以得到与传统的相位内插器相似的关系表达：

α₁+α₂＝1

因此得出，只要M1和M2的栅极控制电压，可以满足V_bias1＝V_const-dV,V_bias2＝V_const+dV。即可得到线性的相位内插器，上述公式中，其中各个符号的含义如下：

μ_n：为晶体管的迁移率；C_ox：为晶体管栅氧层单位电容；W：为晶体管沟道宽度；L：为晶体管沟道长度；V_cm：为栅极控制共模电压，也就是(V_bias1+V_bias2)/2；V_th：为晶体管阈值电压；dV：栅极控制差模电压，也就是(V_bias1-V_bias2)/2；V_const.＝V_cm-V_{clk_out}-V_th，

参照图5所示，本发明的实施例提供一种上述实施例提供的相位内插器的控制器，包括电位粗调阵列51和电位细调阵列52；

电位粗调阵列51包括基准电压端VB、第一输出端Vo1和第二输出端Vo2；电位粗调阵列51连接第一电位线Line1和第二电位线Line2，基准电压端VB、第一输出端Vo1和第二输出端Vo2串联于第一电位线Line1和第二电位线Line2之间的第一回路上；

电位细调阵列52包括连接第一输出端Vo1的第一输入端Vin1，至少一个第一电压输出端Vout1、连接第二输出端Vo2的第二输入端Vin2和至少一个第二电压输出端Vout2，其中第一输入端Vin1和至少一个第一电压输出端Vout1串联于第一电位线Line1和第二电位线Line2之间的第二回路上；其中第二输入端Vin2和至少一个第二电压输出端Vout2串联于第一电位线Line1和第二电位线Line2之间的第三回路上；至少一个第一电压输出端Vout1通过第一选通开关S1连接至第一电压端V1；至少一个第二电压输出端Vout2通过第二选通开关S2连接至第二电压端V2；

电位粗调阵列51用于在基准电压端VB输出基准电压Vconst，并在第一输出端Vo1输出第一参考电压Vconst+δV，在第二输出端Vo2输出第二参考电压Vconst-δV，第一参考电压Vconst+δV和第二参考电压Vconst-δV关于基准电压Vconst对称；

电位细调阵列52用于接收第一参考电压Vconst+δV并根据第一参考电压Vconst+δV在至少一个第一电压输出端Vout1输出至少一个第一控制电压，将至少一个第一控制电压通过第一选通开关S1输出选通的第一控制电压V_bias1；接收第二参考电压Vconst-δV并根据第二参考电压Vconst-δV在至少一个第二电压输出端Vout2输出至少一个第二控制电压，将至少一个第二控制电压通过第二选通开关S2输出选通的第二控制电压V_bias2；

第一控制电压V_bias1和第二控制电压V_bias2关于基准电压Vconst对称。

上述方案中提供的相位内插器的控制器，电位粗调阵列能够向电位细调阵列提供关于基准电压对称的第一参考电压和第二参考电压；电位细调阵列能够根据第一参考电压通过第一选通开关在至少一个第一电压输出端中选择输出一个第一控制电压，根据第二参考电压通过第二选通开关在至少一个第二电压输出端中选择输出一个第二控制电压，从而实现了向相位内插器提供第一控制电压和第二控制电压。

示例性的，如图5所示，为实现第一参考电压Vconst+δV和第二参考电压Vconst-δV关于基准电压Vconst对称；第一控制电压V_bias1和第二控制电压V_bias2关于基准电压Vconst对称；第一输出端Vo1在第一回路上位于基准电压的电压升侧，第二输出端Vo2在第二回路上位于基准电压的电压降侧；至少一个第一电压输出端Vout1在第二回路上位于第一输入端的电压升侧，至少一个第二电压输出端Vout2在第三回路上位于第二输入端的电压降侧。参照图5所示，基准电压端VB与第一输出端Vo1之间串联第一电阻r1，基准电压端VB与第二输出端Vo2之间串联第二电阻r2，第一电阻r1与第二电阻r2阻值相同。为实现对第一控制电压V_bias1和第二控制电压V_bias2的步长调整，在第二回路上每相邻的两个端之间串联有一个电阻r；在第三回路上每相邻的两个端之间串联有一个电阻。为实现对第一控制电压V_bias1和第二控制电压V_bias2等步长线性调整，第一回路上每个电阻的阻值与第二回路上每个电阻的阻值均相同。其中选通开关S1、S2均包括多个输入端口和一个公共端口，其中S1的每个输入端口连接在第二回路的相邻两电阻r之间；S2的每个输入端口连接在第三回路的相邻两电阻r之间。

为实现第一控制电压V_bias1和第二控制电压V_bias2关于基准电压Vconst对称，并且对第一控制电压V_bias1和第二控制电压V_bias2等步长线性调整，S1和S2进行对称性控制，即参照图5所示，S1自下而上依次将一个输入端口与公共端口导通，S2自上而下依次将一个输入端口与公共端口导通；或者S1自上而下依次将一个输入端口与公共端口导通，S2自下而依次将一个输入端口与公共端口导通；例如：图5中S1自上而下包括1-4，四个输入端口，S2自上而下包括1-4，四个输入端口；则S1将输入端口1与公共端口导通时，S2将输入端口4与公共端口导通，S1将输入端口2与公共端口导通时，S2将输入端口3与公共端口导通；S1将输入端口3与公共端口导通时，S2将输入端口2与公共端口导通；S1将输入端口4与公共端口导通时，S2将输入端口1与公共端口导通。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。