一种用于TD‑LTE的高增益CMOS低噪声放大器的制作方法

本发明涉及射频低噪声放大器的技术领域，尤其涉及一种TD-LTE系统Band38(D频段，2570～2620MHz)和Band40(E频段，2300-2400MHz)的CMOS低噪声放大器。

背景技术：

随着通信技术的飞速发展，以及用户对无线通信终端的性能要求不断提高，以WCDMA为核心的3G通信已无法满足用户对海量数据的需求。从2010年国际电信联盟无线通信部门确立具有我国自主知识产权的TD-LTE(时分长期演变)作为4G国际标准以来，国内无线通信的研究重点逐步转移到4G移动通信上来。作为一种以OFDM(正交频分复用技术)和MIMO(多输入多输出)技术为核心的4G移动通信解决方案，TD-LTE比WCDMA系统具有更高的通信速率(下行峰值速率为100Mbps、上行为50Mbps)，且频谱利用率高、网络延迟小、覆盖范围广，因而具有更广阔的应用市场。

作为接收链路中最前端的有源模块，低噪声放大器的性能直接影响TD-LTE系统接收端的参数指标。为保证接收链路的整体性能，通常要求低噪声放大器具有高的增益、低的功耗和大的线性度。为此，研究人员从工艺实现和电路结构等方面进行了积极地探索。由于低的噪声性能和快的频率响应，早期的低噪声放大器多采用GaAs HBT、HEMT等化合物半导体工艺设计实现。尽管这类低噪声放大器具有优良的性能，但工艺成本高、集成度低，难以与基带芯片单片集成，因而不利于设备小型化。随着特征尺寸的持续缩减，深亚微米CMOS器件的截止频率已接近百GHz。因此，采用常规的CMOS工艺完全可以设计出适用于TD-LTE系统要求的低噪声放大器。

近年来，研究人员在CMOS低噪声放大器的电路结构方面开展了大量研究，在噪声、增益和带宽方面进行了很好的折衷。例如，利用差分电路结构获得更低的噪声，但这对工艺精度和设计技巧提出了严苛的要求，增加了设计复杂度，且获得与单端结构同样的增益需要两倍的功耗和芯片面积。

此外，也有一些采用共源共栅结构和共源结构分别作为第一、二级放大电路的单端低噪声放大器设计的报道，尽管可以获得一定的增益，且易于实现输出阻抗匹配，但采用传统共源共栅结构的第一级电路难以实现噪声阻抗匹配和高的增益。

技术实现要素：

本发明提供了一种用于TD-LTE的高增益CMOS低噪声放大器，本发明在已有的研究基础上，利用并联电容的源电感反馈型共源共栅结构，设计了一款应用于TD-LTE系统、同时实现低噪声系数和高增益的CMOS低噪声放大器，详见下文描述：

一种用于TD-LTE的高增益CMOS低噪声放大器，所述低噪声放大器为全集成的两级级联结构，所述低噪声放大器包括：第一级放大电路、第二级放大电路，还包括级间匹配单元及偏置电路；

所述第一级放大电路采用并联电容的源电感反馈型共源共栅结构，所述第二级放大电路采用电感峰化的共源共栅结构；

其中，单端射频信号经所述第一级放大电路实现输入匹配和放大后，通过所述级间匹配单元送入所述第二级放大电路，完成二次放大和输出匹配，最后输出射频信号。

其中，所述第一级放大电路包括：输入管M₁、电感L_S、电感L_G、并联电容C_t、放大管M₂以及电感L_D1，用于实现工作带宽内的噪声阻抗和输入阻抗同时匹配。

其中，所述第二级放大电路采用了电感峰化的共源共栅结构，包括：输入管M₃、放大管M₄、电感L_D2和电容C_B2，用于提高低噪声放大器的整体增益和反向隔离度。

其中，采用电容耦合方式实现第一、二级放大电路的级间匹配。

进一步地，所述偏置电路采用二极管连接的MOS管与电阻串联的方式，为两级放大电路提供直流偏置。

进一步地，所述低噪声放大器采用与数字处理单元兼容的硅基CMOS工艺，实现第一级放大电路、第二级放大电路，级间匹配单元及偏置电路的片上集成。

与现有用于TD-LTE系统的低噪声放大器相比，本发明具有如下优点：

1、采用与数字处理单元兼容的硅基CMOS工艺，实现了放大电路、匹配单元和偏置电路的片上集成。与现行的HBT、HEMT等化合物半导体工艺相比，所设计低噪声放大器芯片的集成度高、成本低。

2、第一级放大电路采用并联电容的源电感反馈型共源共栅结构，与传统的源电感反馈型共源共栅结构相比，获得了极低的噪声系数，提高了系统灵敏度。

3、第二级放大电路采用电感峰化的共源共栅结构，在提高低噪声放大器增益的同时增加了隔离度，从而抑制输出信号对输入的干扰，有利于抑制后级混频器的噪声。

4、偏置电路利用偏置点串联电容到地的方式，消除电源对输入信号的串扰。

附图说明

图1给出了本发明所设计低噪声放大器的电路原理图；

图2给出了第一级放大电路的小信号等效电路的示意图；

图3给出了第一级放大电路的噪声等效电路的示意图；

图4给出了S参数的仿真结果的示意图；

图5给出了噪声系数NF的仿真结果的示意图；

图6给出了稳定性系数K_f的仿真结果的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面对本发明实施方式作进一步地详细描述。

实施例1

一种用于TD-LTE的高增益CMOS低噪声放大器，参见图1，该高增益CMOS低噪声放大器为全集成的两级级联结构的CMOS低噪声放大器。

其中，第一级放大电路采用并联电容的源电感反馈型共源共栅结构，第二级放大电路采用电感峰化的共源共栅结构，还包括级间匹配单元及偏置电路。

单端射频信号V_in经第一级放大电路实现输入匹配和放大后，通过级间匹配单元送入第二级放大电路，完成二次放大和输出匹配，最后输出射频信号V_out。

其中，第一级放大电路采用并联电容的源电感反馈型共源共栅结构，包括：输入管M₁、电感L_S、电感L_G、并联电容C_t、放大管M₂以及电感L_D1，用于实现工作带宽内的噪声阻抗和输入阻抗同时匹配。

其中，第二级放大电路采用了电感峰化的共源共栅结构，包括：输入管M₃、放大管M₄、电感L_D2和电容C_B2，用于提高低噪声放大器的整体增益和反向隔离度。

进一步地，采用电容耦合方式实现第一、二级放大电路的级间匹配；偏置电路采用二极管连接的MOS管与电阻串联的方式为两级放大电路提供直流偏置。

综上所述，本发明实施例设计的低噪声放大器可用于TD-LTE系统的D频段和E频段。该低噪声放大器的中心频率为2.4GHz，可同时获得低的噪声系数和高的增益。

本发明实施例对各器件的型号除做特殊说明的以外，其他器件的型号不做限制，只要能完成上述功能的器件均可。

实施例2

下面结合具体的附图对实施例1中的方案进行详细的介绍，详见下文描述：

参见附图1，本发明实施例基于标准CMOS工艺，提出了一种可用于TD-LTE系统D频段(2570～2620MHz)和E频段(2300-2400MHz)的低噪声放大器。电路整体连接如下：

二级管连接的MOS管M₅与电阻R₁串联，M₅的栅漏极连接电阻R₂到MOS管M₁的栅极，MOS管M₅的栅极连接一个大电容C₅至地线。MOS管M₂的栅极直接连接VDD。电源V_in连接电容C_B1、电感L_G至MOS管M₁的栅极，MOS管M₁的源极串联电感L_S到地线，漏极连接MOS管M₂的源极，MOS管M₂的栅极连接VDD，漏极串联电感L_D1到VDD。MOS管M₂漏极串接电容C_B2到输入管M₃的栅极，二极管连接的MOS管M₆串联电阻R₃到VDD，MOS管M₆的栅极连接电容C₆到地线，同时连接电阻R₄至输入管M₃的栅极；MOS管M₃的源极连接地线，漏极连接到MOS管M₄的源极；MOS管M₄的栅极连接到电阻R₅、R₆的连接点；MOS管M₄的漏极连接电感L_D2至VDD，MOS管M₄的漏极与电感L_D2的连接处连接电容C_B3到V_out。电阻R₅、R₆串联，电阻R₅一端连接至VDD，另一端连接至电阻R₆然后连接至地线，在电阻R₅和R₆的连接点连接电容C₇至地线，另引出一条导线接到MOS管M₄的栅极。

为了减弱密勒效应对频率响应和带宽的影响，同时获得较高的增益，以抑制后级电路的噪声，第一级放大电路采用并联电容的源电感反馈型共源共栅结构，如图1所示。尽管在共源共栅电路的源极引入电感会降低增益，但可使噪声阻抗和输入阻抗与源阻抗同时匹配。另外，并联电容的引入也可增加设计自由度，使得晶体管栅宽的选择更加灵活。通过分析图2所示的第一级放大电路的小信号等效电路模型，可得源阻抗为：

Z_S＝R_S (3)

输入阻抗为：

Z_in＝s(L_S+L_G)+1/(sC_t+sC_gs1)+g_m1L_S/(C_t+C_gs1) (4)

其中，R_S为源阻抗；S为复频域；g_m1为MOS管M₁的跨导，C_gs1为MOS管M₁的栅源电容。

通过调节输入电感和电容的大小，使其在2.4GHz附近发生谐振。此时，式(4)的前两项之和为零，且，

Z_S＝R_S＝g_m1L_S/(C_t+C_gs1) (5)

这样，即可实现中心频率输入阻抗的匹配。由于输入阻抗Z_in的虚部在中心频率附近的变化对输入阻抗匹配不会产生较大的影响，故可保证一定带宽内的输入阻抗匹配。

图3所示为第一级放大电路的噪声等效电路。理论分析表明，其所能达到的最小噪声因子：

当低噪声放大器满足最小噪声因子时，对应的噪声阻抗为最佳噪声阻抗：

其中，c为相关因子，α、γ、δ为工艺参数；ω为工作频率；ω_T为截止频率。

从式(7)可以看出，要使最佳噪声阻抗Z_opt＝Z_S，则式(7)的虚部应为零。从式(5)和(7)可以看出，并联电容C_t的引入不仅使得输入匹配和噪声匹配的易于实现，而且MOS管M₁的尺寸选取更为灵活，更好地控制电路功耗。此外，在保证匹配性能不变的情况下，并联电容C_t的引入还可降低匹配网络中电感元件L_G和L_S的感值，从而减小芯片面积，降低成本。

为了进一步提高低噪声放大器的增益和隔离度，本发明实施例采用电感峰化的共源共栅结构作为第二级放大电路。该结构在MOS管M₄的漏极引入一个较大感值的电感L_D2，使其对高频信号为高阻，提高输出阻抗，因而获得更高的电路增益。因为第二级放大电路对低噪声放大器整体电路的噪声贡献相对较小，因而无需对其进行额外的噪声匹配。为了使输出功率最大效率地传输给下一级模块，本发明实施例利用漏极电感L_D2、MOS管M₄的寄生电容及电容C_B3构成的L型匹配网络，将输出阻抗匹配到50Ω。

通过在第一、二级放大电路间串联电容C_B2，隔断两级电路直流偏置的相互影响，且该串联电容C_B2与电感L_D1、MOS管M₂的栅漏电容C_gd2及MOS管M₃的栅源电容C_gs3组成级间匹配网络，实现级间匹配。

因第一、二级放大电路输入管的栅压均由有源偏置电路提供，故下面仅对第一级放大电路的偏置电路进行分析。所述偏置电路利用二极管连接的MOS管M₅与电阻R₁串联分压，采用高达5KΩ的电阻连接偏置电路与MOS管M₁的栅级，给MOS管M₁提供合适的偏置电压。高值电阻R₂可有效防止输入射频信号进入偏置电路，影响偏置性能，同时减小偏置电路对整体噪声系数的贡献。

为了降低偏置电路功耗，MOS管M₅应选择尽可能小的尺寸。

进一步地，为防止高频噪声和非理想电源对主电路性能的影响，在MOS管M₅的源、漏极间并联一个大的去耦电容C₅。

综上所述，本发明实施例设计的低噪声放大器可用于TD-LTE系统的D频段和E频段。该低噪声放大器的中心频率为2.4GHz，可同时获得低的噪声系数和高的增益。

本发明实施例对各器件的型号除做特殊说明的以外，其他器件的型号不做限制，只要能完成上述功能的器件均可。

实施例3

本发明实施例采用UMC 0.18μm CMOS工艺对所设计低噪声放大器进行优化设计和版图绘制。在Cadance环境下，采用Calibre软件提取版图中的寄生参数，用Spectre进行版图后仿真，仿真结果如图4-6所示。

图4给出了S参数仿真结果。由图可见，所述低噪声放大器的3dB带宽为2.1GHz-2.7GHz，S₂₁在2.4GHz处获得最大值为21.5dB，说明本发明实施例所设计电路具有足够大的增益。S₁₁<-11dB且S₂₂<-11dB，表明本发明实施例所设计电路的输入端和输出端实现了良好的阻抗匹配，具有良好的反射性能。

图5给出了噪声系数NF仿真结果。在2.1GHz-2.7GHz频段内，噪声系数NF<2dB，且变化量仅有0.02dB，说明本发明实施例所设计放大器能够获得极低的噪声。

图6给出了低噪声放大器的稳定性分析曲线。由图可见，在整个工作频段内，稳定性系数K_f>1，即所设计低噪声放大器处于绝对稳定状态。

综上所述，本发明实施例采用UMC 0.18μm CMOS工艺，设计了一款可用于TD-LTE系统D频段(2570～2620MHz)和E频段(2300-2400MHz)的低噪声放大器。采用了两级级联结构，使低噪声放大器在实现噪声阻抗和输入阻抗匹配的同时，获得了低的噪声系数和高的增益。本发明实施例所述低噪声放大器能够很好地满足TD-LTE系统D频段和E频段的应用要求。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。