技术总结
本发明公开了一种六输入端组合逻辑电路的晶体管级实现方案的电路，其包括第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管、第七三极管、第八三极管、第九三极管、第十三极管、第十一三极管、第十二三极管，第一三极管的漏极与第八三极管的漏极连接，第一三极管的栅极与第六三极管的栅极连接，第一三极管、第八三极管的源极与第二三极管的漏极连接，第二三极管的栅极与第九三极管的栅极连接，第二三极管的源极与第三三极管的漏极连接，第三三极管的栅极与第十三极管的栅极连接，第三三极管的源极与第四三极管的漏极连接等，本发明削减晶体管数目，达到了降低晶体管数目的目的，最终实现了达到同样的逻辑功能所占用的硅片面积的大幅削减的目的。
技术研发人员：唐立伟;任军
受保护的技术使用者：合肥恒烁半导体有限公司
文档号码：201611260691
技术研发日：2016.12.30
技术公布日：2017.05.17