一种单端偶相位输出的环形振动器的制作方法

本实用新型涉及一种环形压控振荡器结构,特别是一种单端偶相位输出的环形振动器。

背景技术：

压控振荡器(VCO，Voltage Controlled Oscillator)是通信、电子等领域的一个重要单元，它的振荡频率可随外加控制电压变化而变化，被广泛应用于锁相环、时钟恢复以及频率综合等电路中，VCO已经成为影响整个系统性能的关键部件。

环形振荡器(RO)作为VCO的一种，可以通过调节振荡器的级数方便地获得不同相位的一系列时钟信号。RO可以分为单端环形振荡器(SERO)和差分环形振荡器(DRO)两种结构。其中，SERO由奇数(N)个反向延迟单元首尾相接组成，假设tp为每个延迟单元的传播延迟，则其振荡频率可以表示为：

与相同级数的DRO相比较，SERO具有比较好的相位噪声性能、低的功耗以及很好的热噪声性能等。

与DRO相比较，传统的SERO不能获得偶相位输出，使得传统的SERO很难应用在一些需要正交信号输出的系统中。

技术实现要素：

本实用新型所要解决的技术问题是，针对现有技术不足，提供一种单端偶相位输出的环形振动器。

为解决上述技术问题，本实用新型所采用的技术方案是：一种单端偶相位输出的环形振动器，包括多个串联的延迟单元；所述延迟单元包括有源电感负载、控制电压模块、相移模块；所述有源电感负载与所述控制电压模块、相移模块连接。

所述有源电感负载包括第一PMOS管和第三NMOS管；所述第三NMOS管的漏极与所述第一PMOS管的源极连接后接第二PMOS管的源极；所述第三NMOS管的栅极与第一PMOS管的漏极相连接后接第三PMOS管的源极、第一PMOS管的漏极，第三NMOS管的源极与第一PMOS管的栅极连接后接第一NMOS管的栅极、第二PMOS管的栅极接输入端；所述第二PMOS管的漏极接第二NMOS管的漏极、第三PMOS管的漏极接输出端。

所述控制电压模块包括第三PMOS管；所述第三PMOS管的源极接所述第一NMOS管的漏极、第三NMOS管的栅极、第一PMOS管漏极；所述第三PMOS管的栅极输入控制电压。

所述相移模块包括第二NMOS管；所述第二NMOS管的漏极接所述第二PMOS管的漏极、第三PMOS管的漏极；所述第二NMOS管的源极接所述第一NMOS管的源极接地；所述第二PMOS管的漏极、第三PMOS管的漏极、第二NMOS管的漏极接下一个延迟单元的输入端，若当前延迟单元为最后一个延迟单元，则所述第二PMOS管的漏极、第三PMOS管的漏极、第二NMOS管的漏极接第一个延迟单元的输入端；所述第二NMOS管的栅极接上一级延迟单元的输入端，若当前延迟单元为第一个延迟单元，则所述第二NMOS管的栅极接最后一个延迟单元的输入端。

与现有技术相比，本实用新型所具有的有益效果为：本实用新型解决了SERO难输出正交信号的问题，使得SERO同时具有偶相位输出、低功耗以及比较好的相位噪声，能够很好的应用在一些需要正交信号输出的系统中。

附图说明

图1是单端偶相位输出RO的延迟单元电路图；

图2是有源电感负载示意图；

图3是单端偶相位输出RO的结构示意图；

图4是单端偶相位输出RO的输出波形图。

具体实施方式

本实用新型一实施例包括四个串联的延迟单元，如图1所示，延迟单元包括3个NMOS管和3个PMOS管。第二NMOS管MN2用来提供额外的dc相移，保证4级单端延迟单元组成的RO能够振荡；第二NMOS管的栅极连接所述环形振荡器的上一级延迟单元的输入。

SERO延迟单元还包括有源电感，由第三NMOS管MN3和第一PMOS管MP1构成，用于扩展频率调节范围。

第三NMOS管的漏极与所述第一PMOS管的源极连接到所述的工作电源，所述第三NMOS管的栅极与所述第一PMOS管漏极连接到第三PMOS管的源端，所述第三NMOS管的源极与第一PMOS管的栅极、第一NMOS管的栅极连接到所述的输入端。

SERO通过控制第三PMOS管MP3的栅极电压来控制SERO的振荡频率。

第三PMOS管的漏极与所述输出端连接，所述第三PMOS管的栅极与所述控制电压连接。

第一NMOS管的栅极与第二PMOS管的栅极连接到所述输入端；第一NMOS管的源极与第二NMOS管的源极与所述的地线相连接；第二PMOS管的漏极与第二NMOS管的漏极所述的输出端相连接；第一NMOS管的漏极与第三PMOS管的源极相连接。

如图2所示，为本发明所示的有源电感负载示意图。考虑第一PMOS管MP1的栅-源电容，可以得到：

因此M3的漏端阻抗表示为电感特性。

设输出端的负载电容为C_load，所述的单端偶相位输出环形振荡器每级电路的-3dB带宽可表示为：

只有在频率相关相移等于180°时电路才振荡。对于四级环形振荡器来说，每级频率相关的相移为45°。因此，发生振荡的频率可以由下式给出：

可以得出振荡频率等于每级电路的-3dB带宽，所以可以通过调节第三PMOS管的栅极电压来控制第三PMOS管的导通电阻r_MP3从而控制振荡器的振荡频率。

如图3所示，是本发明所示的单端偶相位输出环形振荡器的结构示意图。

传统的单端环形振荡器需要奇数个延迟单元才能振荡的根本原因是环形振荡器需要180°的dc相移。本发明利用第二NMOS管来提供180°的dc相移，保证了180°的dc相移，使电路满足巴克豪森判据，产生振荡。

如图4所示，是本发明所示的单端偶相位环形振荡器的各输出节点输出波形图。

在本发明的四级单端RO中，第一级输出与前一级输出的相位相差90°，取得了正交的相位输出。

与传统的SERO相同，本发明的四级单端RO可以达到满摆幅输出，取得很好的相位性能，同时取得低功耗特性。