1.一种多层屏蔽膜，其包括：
结构化粘合层；
导电屏蔽层，其侧向延伸超出所述结构化粘合层；
电绝缘导热层，其被设置在所述结构化粘合层上且在所述导电屏蔽层与所述结构化粘合层之间，并且与所述结构化粘合层同延；和
导电粘合层，其被设置在所述导电屏蔽层与所述导热层之间，并且与所述导电屏蔽层同延，使得在所述多层屏蔽膜被放置在安装在电路板上的电子器件上并且在施加热、真空和压力的一种或多种的情况下时，所述多层屏蔽膜适形于所述电子器件，并且所述导电粘合层粘附到所述电路板，在所述多层屏蔽膜与所述电路板之间提供密封。
2.根据权利要求1所述的多层屏蔽膜，其特征是所述导电屏蔽层包含导电非织造材料，所述导电非织造材料包含多个导电纤维。
3.根据权利要求1所述的多层屏蔽膜，其特征是所述导电屏蔽层的厚度小于30微米。
4.根据权利要求1所述的多层屏蔽膜，其特征是所述导热层不含卤素。
5.根据权利要求1所述的多层屏蔽膜，其特征是所述导热层的厚度小于100微米。
6.根据权利要求1所述的多层屏蔽膜，其特征是所述导热层的热阻大于3℃·cm2/W且小于5℃·cm2/W。
7.根据权利要求1所述的多层屏蔽膜，其特征是所述导热层的击穿电压大于4kV。
8.根据权利要求1所述的多层屏蔽膜，其特征是所述导电粘合层包含导电性颗粒。
9.根据权利要求1所述的多层屏蔽膜，其特征是使得在所述多层屏蔽膜被放置在安装在电路板上的电子器件上并且在施加热、真空和压力的一种或多种的情况下时，所述屏蔽膜适形于所述电子器件，并且所述粘合层粘附到所述电路板，在所述屏蔽膜与所述电路板之间提供密封，所述多层屏蔽膜与所述电路板之间限定的至少90％的空间被所述电子器件占据。
10.根据权利要求1所述的多层屏蔽膜，其特征是使得在所述多层屏蔽膜被放置在安装在电路板上的两个电子器件上时，所述两个电子器件在其间限定具有最大宽度d和最小高度h的空间，h/d为至少3，并且在施加热、真空和压力的情况下时，所述屏蔽膜适形于所述两个电子器件，并且所述粘合层粘附到所述电路板，在所述屏蔽膜与所述电路板之间提供密封，所述两个电子器件之间限定的至少90％的空间被所述多层屏蔽膜占据。
11.根据权利要求10所述的多层屏蔽膜，其特征是所述多层屏蔽膜在所述两个电子器件之间限定的空间中物理接触所述电路板。
12.根据权利要求1所述的多层屏蔽膜，其特征是使得在所述多层屏蔽膜在90℃温度和2kg/cm2压力下在真空下被放置在安装在电路板上的电子器件上60秒时，所述屏蔽膜适形于所述电子器件，并且所述粘合层粘附到所述电路板，在所述屏蔽膜与所述电路板之间提供密封。
13.根据权利要求1所述的多层屏蔽膜，其特征是所述多层屏蔽膜具有小于-20dB的S21隔离。
14.根据权利要求1所述的多层屏蔽膜，其特征是所述多层屏蔽膜具有小于-40dB的S21隔离。
15.根据权利要求1所述的多层屏蔽膜，其特征是所述结构化粘合层包含多个间隔开的、平行的粘合肋。
16.根据权利要求1所述的多层屏蔽膜，其特征是所述结构化粘合层的厚度在30至50微米范围内。
17.根据权利要求1所述的多层屏蔽膜，其特征是所述同延的导电屏蔽层与所述导电粘合层侧向延伸超出所述同延的结构化粘合层和电绝缘导热层至少2mm。
18.根据权利要求1所述的多层屏蔽膜，其特征是所述同延的导电屏蔽层和导电粘合层(3)侧向延伸超出所述同延的结构化粘合层(1)和电绝缘导热层(2)3mm。
19.根据权利要求1所述的多层屏蔽膜，其特征是所述密封是气密性密封。
20.一种屏蔽的电子系统，其包括：
电路板；
安装在所述电路板上的多个离散的、间隔开的电子器件；和
设置在所述电子器件上并且覆盖所述电子器件的多层屏蔽膜，所述多层屏蔽膜包括：
结构化粘合层；
导电屏蔽层，其被设置在所述结构化粘合层上并且侧向延伸超出所述结构化粘合层；
电绝缘导热层，其被设置在所述导电屏蔽层与所述结构化粘合层之间，并且与所述结构化粘合层同延；和
导电粘合层，其被设置在所述导电屏蔽层与所述导热层之间，并且与所述导电屏蔽层同延，所述屏蔽膜适形于各个电子器件，所述粘合层粘附到所述电路板并且在所述屏蔽膜与所述电路板之间提供密封，所述屏蔽膜在至少两个相邻的电子器件之间物理接触所述电路板。
21.根据权利要求20所述的屏蔽的电子系统，其特征是所述多层屏蔽膜占据所述多个离散的、间隔开的电子器件中每一对邻近的电子器件之间限定的至少90％的空间。
22.一种多层屏蔽膜，其包括：
结构化粘合层；
导电屏蔽层，其被设置在所述结构化粘合层上并且侧向延伸超出所述结构化粘合层；
电绝缘导热层，其被设置在所述导电屏蔽层与所述结构化粘合层之间，并且与所述结构化粘合层同延；和
导电粘合层，其被设置在所述导电屏蔽层与所述导热层之间，并且与所述导电屏蔽层同延，使得在施加热、真空和压力的一种或多种的情况下，所述屏蔽膜适形于并且粘附到安装在基底上的三维物体的暴露最外层表面的至少90％，所述物体具有最大宽度d和最小高度h，h/d为至少3，保形的导电粘合层粘附到所述基底以保持所述屏蔽膜对所述物体的保形性。
23.根据权利要求22所述的多层屏蔽膜，其特征是所述三维物体包括电子器件。