数模转换电路及方法、源极驱动器和显示装置与流程

本发明的实施例涉及电子电路领域，特别涉及数模转换电路及方法、源极驱动器和显示装置。
背景技术：
：有机发光二极管(OLED)作为一种电流型发光元件，因其轻薄、反应速度快、对比度高等特点已成为目前显示设备中的主流显示元件。按照驱动方式，可将OLED分为无源矩阵驱动OLED(PMOLED)和有源矩阵驱动OLED(AMOLED)。AMOLED具有驱动时间短、功耗低、宽视角等优点，因而越来越多应用于电视、平板等设备。随着高清显示技术的发展，对视频处理器中的数模转换(DAC)性能的要求也越来越高，通常要求10位(bit)以上。目前适用于视频处理DAC的结构主要包括电流舵和电阻串分压式。传统的电流舵具有高速、高精度等特点。但是，电流舵用于驱动视频传输时，为了抑制信号反射，DAC输出阻抗必须等于传输线的特征阻抗。即，源电流为信号电路的两倍，引入较大功耗。而电阻串分压式具有结构简单、毛刺小、线性度好等优点。但是，电阻分压式的精度主要由电阻串的匹配性决定。在一般的数字工艺中，电阻分压式只能达到8位左右。对于一般的大尺寸AMOLED源极驱动器，每一个列驱动电路存在数百甚至上千的DAC。因此，DAC的面积对整个驱动芯片的面积有很大的影响，DAC所占整个芯片面积通常高达60％-70％。因此，合乎需要的是，在保证精度的基础上，优化DAC结构和减少开关面积。技术实现要素：本发明的实施例提供了一种数模转换电路及方法、源极驱动器和显示装置，其能够在保证精度的基础上，优化DAC结构和有效减小开关面积，从而减小芯片面积。根据本发明的一个方面，提供了一种数模转换电路，包括与(m+n)位数字信号的处于高位的m位数字对应的第一数模转换器，以及与处于低位的n位数字对应的第二数模转换器，m和n为大于0的整数。所述第一数模转换器包括：分压模块，用于生成2m个具有相等的间隔电压的参考电压；第一电压选择模块，用于从所述2m个参考电压中，选择与所述m位数字对应的第一电压；以及运算模块，用于从所述2m个参考电压中的两个相邻的参考电压、以及所述第一电压，生成比所述第一电压大间隔电压的第二电压。所述第二数模转换器用于以所述第一电压和第二电压为参考电压，生成与所述n位数字对应的第三电压，并生成所述第三电压和第一电压之和。根据上述配置，采用了两个数模转换器，其中至少与m位数字对应的第一数模转换器为分压式，所以与直接采用单个(m+n)位的分压式数模转换器相比，能够减小进行电压选择所需的开关数。另外，在对数模转换性能有主要影响的与处于高位的m位数字对应的第一数模转换器中，仅通过运算模块就能够获得第一电压的相邻电压即第二电压，从而能够减小为获得相邻电压所需的开关数。可选地，运算模块包括第一运算放大器。第一运算放大器包括：第一同相输入端，用于接收所述第一电压；第二同相输入端，用于接收所述两个相邻的参考电压中的较大者；第一反相输入端，用于接收所述两个相邻的参考电压中的较小者；第二反相输入端，其与输出端耦接；以及所述输出端，用于输出所述第二电压。根据上述配置，仅通过一个多输入运算放大器就能获得第一电压的相邻电压，从而简化数模转换电路的结构。可选地，所述两个相邻的参考电压在所述2m个参考电压中处于中间位置。可选地，第一电压选择模块包括：二进制开关树，其包括m层，第一层包括与输出端耦接的两个开关分支，第m层包括2m个开关分支，分别耦接所述2m个参考电压中的一个，所述m层中的每一层受所述m位数字中的一位数字控制，使得所述输出端输出所述第一电压。与所述2m个参考电压中的大于或等于预定电压的参考电压对应的开关分支的开关元件为P型晶体管，与所述2m个参考电压中的小于所述预定电压的参考电压对应的开关分支的开关元件为N型晶体管。根据上述配置，由于在每个开关分支中利用单个P型或N型晶体管，所以能够进一步减小开关数。而且，由于对高电压范围使用传输高电平没有阈值损失的P型晶体管、且对于低电压范围使用传输低电平没有阈值损失的N型晶体管，所以能够在减小开关数的同时保证数模转换精度。可选地，所述预定电压在所述2m个参考电压中处于中间位置。可选地，第二数模转换器包括：n个第二电压选择模块，每个第二电压选择模块用于根据所述n位数字中的一位数字，选择所述第一电压或第二电压；以及加权求和模块，用于对所述n个第二电压选择模块的输出电压进行加权求和以生成所述第三电压，并生成所述第三电压和第一电压之和。可选地，所述第二电压选择模块为传输门；所述加权求和模块包括第二运算放大器，其包括：第一至第n同相输入端，用于接收所述n个第二电压选择模块的输出电压；第n+1同相输入端，用于接收所述第一电压；反相输入端，其与输出端耦接；以及所述输出端，用于输出所述第三电压和第一电压之和。可选地，所述分压模块为电阻串式分压模块。根据本发明的另一方面，提供了一种源极驱动器，其包括上述数模转换电路。根据本发明的另一方面，提供了一种显示装置，其包括上述数模转换电路。根据本发明的另一方面，提供了一种数模转换方法，包括执行与(m+n)位数字信号的处于高位的m位数字对应的第一数模转换，以及执行与处于低位的n位数字对应的第二数模转换，m和n为大于0的整数。执行第一数模转换包括：生成2m个具有相等的间隔电压的参考电压；从所述2m个参考电压中，选择与所述m位数字对应的第一电压；从所述2m个参考电压中的两个相邻的参考电压、以及所述第一电压，生成比所述第一电压大间隔电压的第二电压。所述第二数模转换以所述第一电压和第二电压为参考电压，生成与所述n位数字对应的第三电压，并生成所述第三电压和第一电压之和。可选地，使用二进制开关树选择所述第一电压，所述二进制开关树包括m层，第一层包括与输出端耦接的两个开关分支，第m层包括2m个开关分支，分别耦接所述2m个参考电压中的一个，所述m层中的每一层受所述m位数字中的一位数字控制，使得所述输出端输出所述第一电压。与所述2m个参考电压中的大于或等于预定电压的参考电压对应的开关分支的开关元件为P型晶体管，与所述2m个参考电压中的小于所述预定电压的参考电压对应的开关分支的开关元件为N型晶体管。附图说明为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简单介绍。以下描述的附图仅仅涉及本发明的一些实施例，而并非对本发明的限制。图1是根据本发明的实施例的数模转换电路的示意性框图；图2是用于说明图1的数模转换电路的示例性电路图；图3是根据本发明的一个实施例的第一电压选择模块的电路图；图4是根据本发明的一个实施例的运算模块的电路图；以及图5是根据本发明的实施例的数模转换方法的流程图。具体实施方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。在下文中，除非特别说明，表述“元件A耦接到元件B”包括元件A“直接”连接到元件B，以及元件A通过一个或多个其它元件“间接”连接到元件B。如前所述，本发明的实施例提供了一种数模转换电路和方法、源极驱动器和显示装置，其能够在保证精度的基础上，优化DAC结构和有效减小开关面积。在下文中，将以相应的实施例对本发明的数模转换电路及方法、源极驱动器和显示装置进行具体说明。I.数模转换电路图1是根据本发明的实施例的数模转换电路的示意性框图。该数模转换电路能够将(m+n)位数字信号转换为相应的模拟信号，其中m和n为大于0的整数。如图所示，该数模转换电路包括第一数模转换器110和第二数模转换器120。第一数模转换器110能够转换其中处于高位的m位数字信号，且包括分压模块112、第一电压选择模块114和运算模块116。第二数模转换器120能够转换其中处于低位的n位数字信号。在第一数模转换器110中，分压模块112用于生成2m个具有相等的间隔电压的参考电压。第一电压选择模块114用于从2m个参考电压中，选择与处于高位的m位数字对应的第一电压。运算模块116用于从2m个参考电压中的两个相邻的参考电压、以及第一电压，生成比第一电压大间隔电压的第二电压。第二数模转换器120用于以第一电压和第二电压为参考电压，生成与处于低位的n位数字对应的第三电压，并生成第三电压和第一电压之和。由于第一电压与处于高位的m位数字对应、且第三电压与处于低位的n位数字对应，所以第二数模转换器120输出的第三电压和第一电压之和是与(m+n)位数字信号对应的模拟信号。根据上述实施例，采用了两个数模转换器，其中至少与m位数字对应的第一数模转换器为分压式，所以与直接采用单个(m+n)位的分压式数模转换器相比，能够减小进行电压选择所需的开关数。另外，在对数模转换性能有主要影响的与处于高位的m位数字对应的第一数模转换器中，仅通过运算模块就能够获得第一电压的相邻电压即第二电压，与采用二进制开关树获得相邻电压的传统数模转换电路相比，能够极大减小为获得相邻电压所需的开关数。图2是用于说明图1的数模转换电路的示例性电路图。在该示例性的示例中，m为7且n为3，因此图2的数模转换电路能够将10位数字信号(D9D8…D1D0)转换为相应的模拟信号。如图2所示，与图1相对应地，该数模转换电路包括第一数模转换器210和第二数模转换器220。第一数模转换器210能够转换其中处于高位的7位数字信号(D9D8…D4D3)，并且包括分压模块212、第一电压选择模块214和运算模块216。第二数模转换器220能够转换其中处于低位的3位数字信号(D2D1D0)。在该示例中，分压模块212具有电阻串式分压结构，其包括阻值相等、串联连接的127(即，27-1)个电阻器R0-R126，其中R0接地，R126接一参考电压。这样，在各电阻器的各端子处生成128个具有相等的间隔电压的参考电压。按照电压值由低至高的顺序，可以将128个参考电压标记为V0、V1、…、V127。第一电压选择模块214具有二进制开关树结构。图3示出了根据本发明的一个实施例的第一电压选择模块214的电路图。如图所示，该二进制开关树有7层，第1层包括与输出端耦接的2(即21)个开关分支，第7层包括128(即27)个开关分支，分别与128个参考电压中的一个参考电压耦接。此外，第i层(1＜i＜7)包括2i个开关分支，并且相应地耦接在第(i+1)层和第(i-1)层之间。在每一层中，每两个相邻的开关分支耦接在一起。7层中的每一层受7位数字中的一位数字控制，以便使每两个相邻的开关分支中有一个开关分支导通从而选择相应的参考电压。这样，从128个参考电压中，经过逐层选择，使输出端输出与处于高位的7位数字(D9D8…D3)对应的第一电压VL。在每个开关分支中，可以使用单个晶体管作为开关元件，其包括N型晶体管或P型晶体管。可选地，晶体管可以是N型或P型场效应晶体管(MOSFET)，其栅极被称为控制极。由于晶体管的源极和漏极是对称的，因此对源极和漏极不做区分，即晶体管的源极可以为第一极(或第二极)，漏极可以为第二极(或第一极)。可选地，也可以采用具有选通信号输入的任何受控开关器件(例如，CMOS传输门)来实现单个晶体管的功能，将受控开关器件中接收(例如用于开启或关断该开关器件的)控制信号的受控中间端称为控制极，另外两端分别为第一极和第二极。在图3的示例中，使用单个晶体管作为开关元件，并且将与128个参考电压中的大于或等于预定电压的高电压对应的开关分支的开关元件设置为P型晶体管，将与128个参考电压中的小于预定电压的低电压对应的开关分支的开关元件设置为N型晶体管。用于区分高电压和低电压的预定电压为128个参考电压的中值。具体地，高于或等于V64的参考电压为高电压，低于V64的参考电压为低电压。应注意的是，所述预定电压并不限于128个参考电压的中值，只要处于中间范围即可。这样，由于采用单个晶体管作为开关元件来传输电压(例如，图像信号的灰阶值)，所以可以减小开关数，进而减小芯片面积并降低生产成本。同时，根据P型晶体管传递稳定的高电压、以及N型晶体管传递稳定的低电压的特性，本发明的实施例采用P型晶体管传递例如高灰阶，采用N型晶体管传递例如低灰阶，从而保证全范围的稳定传输。下面详细描述本发明的实施例的7层二进制开关树的结构。该二进制开关树的第7层包括64个N型晶体管M7,0-M7,63和64个P型晶体管M7,64-M7,127。各晶体管的第一极相应地与参考电压V0-V127耦接，例如晶体管M7,0的第一极与V0耦接，晶体管M7,64的第一极与V64耦接。各晶体管的控制极相应地与数字信号的第3位数字D3及其互补数字D3’耦接。具体地，各N型晶体管的控制极间隔地与数字D3和D3’耦接，各P型晶体管的控制极间隔地与数字D3和D3’耦接。例如，M7,0的控制极与D3’耦接，M7,1的控制极与D3耦接。D3与D3’为互补信号。例如，如果D3为1，则D3’为0；如果D3为0，则D3’为1。二进制开关树的第6层包括32个N型晶体管M6,0-M6,31和32个P型晶体管M6,32-M6,63。各晶体管的第一极相应地与第7层中的两个相邻的晶体管的第二极耦接。例如，晶体管M6,0的第一极与晶体管M7,0的第二极和晶体管M7,1的第二极耦接。各晶体管的控制极相应地与数字信号的第4位数字D4及其互补数字D4’耦接，具体地，各N型晶体管的控制极间隔地与数字D4和D4’耦接，各P型晶体管的控制极间隔地与数字D4和D4’耦接。例如，M6,0的控制极与D4’耦接，M6,1的控制极与D4耦接。二进制开关树的第5层至第2层的配置与上述配置类似，不再赘述。二进制开关树的第1层包括1个N型晶体管M1,0和1个P型晶体管M1,1。类似地，晶体管M1,0的第一极与第2层两个N型晶体管的第二极耦接，晶体管M1,1的第一极与第2层两个P型晶体管的第二极耦接。晶体管M1,0和M1,1的控制极均与数字信号的第9位数字D9的互补数字D9’耦接，第二极耦接在一起以形成二进制开关树的输出端。经过电压的逐层传递，输出对应的第一电压VL。例如，当数字信号D9D8D7D6D5D4D3为0000000时，输出的第一电压VL为V0；当数字信号D9D8D7D6D5D4D3为0000001时，输出的第一电压VL为V1；当数字信号D9D8D7D6D5D4D3为1111111时，输出的第一电压VL为V127。在图2的示例中，运算模块216包括第一运算放大器。该第一运算放大器包括：第一同相输入端，用于接收第一电压VL；第二同相输入端，用于接收两个相邻的参考电压中的较大者(例如，V64)；第一反相输入端，用于接收两个相邻的参考电压中的较小者(例如，V63)；第二反相输入端，其与输出端耦接；以及输出端，用于输出第二电压VH。这样，该第一运算放大器构成加法器，从而能够根据128个参考电压中的两个相邻的参考电压、以及第一电压VL，生成比该第一电压VL大间隔电压的第二电压VH。根据该示例，仅通过一个多输入运算放大器就能获得第一电压的相邻电压，从而简化数模转换电路的结构。在该示例中，使用处于128个参考电压的中点处的V64和V63作为两个相邻的参考电压。应注意的是，本发明的实施例并不限于此。作为另一示例，也可使用处于中间范围的其它相邻的参考电压。作为又一示例，也可使用处于其他范围的相邻的参考电压。图4示出了根据本发明的一个实施例的运算模块216的电路图。如图4所示，第一运算放大器使用轨到轨(railtorail)运算放大器结构。第一晶体管M1和第二晶体管M2的控制极被输入第一偏置电压Vb，第一极与高电平信号端VDD耦接，第二极分别与第三晶体管M3和第四晶体管M4的第一极、以及第五晶体管M5和第六晶体管M6的第一极耦接。晶体管M1和M2用于为晶体管M3-M6提供偏置电流。第三晶体管M3的控制极与第二同相输入端耦接，并向其输入参考电压V64，第二极输入到求和电路。第四晶体管M4的控制极与第二反向输入端耦接，并向其输入参考电压V63，第二极输入到求和电路。第五晶体管M5的控制极与第一同相输入端耦接，并输入第一电压VL，第二极与第三晶体管M3的第二极耦接，并输入到求和电路。第六晶体管M6的控制极与第一反向输入端以及求和电路的输出端耦接，第二极与第四晶体管M4的第二极耦接，并输入到求和电路。上述晶体管M1-M6均为P型晶体管。求和电路的输出端为该第一运算放大器的输出端，并输出第二电压VH。类似地，第七晶体管M7和第八晶体管M8的控制极被输入第二偏置电压Vb1，第一极与接地端GND耦接，第二极分别与第九晶体管M9和第十晶体管M10的第一极、以及第十一晶体管M11和第十二晶体管M12的第一极耦接。晶体管M7和M8用于为晶体管M9-M12提供偏置电流。第九晶体管M9的控制极与第二同相输入端耦接，并向其输入参考电压V64，第二极输入到求和电路。第十晶体管M10的控制极与第二反向输入端耦接，并向其输入参考电压V63，第二极输入到求和电路。第十一晶体管M11的控制极与第一同相输入端耦接，并输入第一电压VL，第二极与第九晶体管M9的第二极耦接，并输入到求和电路。第十二晶体管M12的控制极与第一反向输入端以及求和电路的输出端耦接，第二极与第十晶体管M10的第二极耦接，并输入到求和电路。上述晶体管M7-M12均为N型晶体管。求和电路可以采用现有的求和电路，在此不再赘述。采用上述轨到轨运算放大器结构，根据P型晶体管传递稳定的高电压、以及N型晶体管传递稳定的低电压的特性，本发明的实施例采用P型晶体管传递高电压，采用N型晶体管传递低电压，使得输出端的输出电压幅度与输入电压幅度相对应。根据加法器原理，可计算得出第二电压VH的电压值为第一电压VL与相邻电压的电压差(即间隔电压)之和，即VH＝VL+V64-V63。这样，采用多输入运算放大器实现加法器功能，以生成相邻的第一电压VL和第二电压VH，并用于后续第二数模转换器，可大幅减小开关数目，同时减小芯片面积和生成成本。同时，采用P型晶体管与N型晶体管结合的轨到轨运算放大器结构，使输出电压可有效地跟随输入电压的范围而变化，获得完整稳定的电压传递。在图2的示例中，第二数模转换器220包括：3个第二电压选择模块222-1至222-3，每个第二电压选择模块用于根据处于低位的3位数字中的一位数字，选择第一电压VL或第二电压VH；以及加权求和模块224，用于对3个第二电压选择模块的输出电压进行加权求和以生成与处于低位的3位数字对应的第三电压，并生成第三电压和第一电压之和。在该示例中，第二电压选择模块为传输门。向各传输门的输入端分别提供第一电压VL和第二电压VH，向各控制端分别提供处于低位的3位数字信号D2、D1和D0作为传输门的控制信号，并且各传输门的输出端相应地耦接到加权求和模块的第一至第三同相输入端Vin1、Vin2和Vin3。例如，当传输门222-1的控制信号D2为0时，该传输门222-1输出第一电压VL至第一同相输入端Vin1；当D2为1时，该传输门222-1输出第二电压VH至第一同相输入端Vin1。此外，将VL直接耦接到加权求和模块的第四同相输入端Vin4。在该示例中，加权求和模块224为第二运算放大器，其包括：第一至第三同相输入端Vin1-Vin3，用于接收3个第二电压选择模块的输出电压；第四同相输入端Vin4，用于接收第一电压VL；反相输入端，其与输出端耦接；以及输出端，用于输出第三电压和第一电压之和。例如，该第二运算放大器可以采用多输入缓冲器。加权求和模块的各输入端的权重的比例为4:2:1:1。由于第一至第三同相输入端的权重的比例为4:2:1，所以能够将处于低位的3位数字信号D2D1D0表示的二进制数转换成相应的模拟信号。由于同时将第一电压VL也输入加权求和模块，所以能够直接得到与7位数字信号对应的第一电压VL和与3位数字信号对应的第三电压之和。作为一个示例，可以设置第二运算放大器中各输入晶体管的宽长比W/L的比例为4:2:1:1。作为另一个示例，也可以使用其他现有的具有加权求和功能的运算放大器。这样，能够将第三电压和第一电压之和等间隔地控制在第一电压VL和1/8VL+7/8VH(即VL+7/8Δ，Δ为VH与VL的电压差即间隔电压)之间。第二数模转换器的具体输入/输出配置如下表1所示。表1D2D1D0Vin1Vin2Vin3Vin4Vout000VLVLVLVLVL001VLVLVHVL7/8VL+1/8VH010VLVHVLVL6/8VL+2/8VH011VLVHVHVL5/8VL+3/8VH100VHVLVLVL4/8VL+4/8VH101VHVLVHVL3/8VL+5/8VH110VHVHVLVL2/8VL+6/8VH111VHVHVHVL1/8VL+7/8VH在上述示例中，第二数模转换器由传输门和运算放大器(例如缓冲器)构成。当与第二数模转换器对应的数字信号的位数越多时，输入对管会越多。而多输入缓冲器内的电压差是线性的，其可能与图像信号的灰阶曲线无法完全重合。并且，如果输入电压间的电压差过大，会使输出值与内差值存在一段差距。因此，在采用多输入缓冲器的上述示例中，处于低位的n位数字通常为2位或3位。然而，本发明的实施例并不限于上述示例。作为另一示例，第二数模转换器也可以采用电阻串式数模转换器。此时，n的取值并不限于2或3。这样，在上述实施例中，使用127个电阻、254个开关。与采用传输门作为开关元件的传统10位数模转换电路相比，可大大减小开关数量，使开关面积减小8倍。由于开关面积通常占芯片面积的50％左右，因此使芯片面积减小3-4倍。上面以m为7且n为3的示例性的示例描述了根据本发明的实施例的数模转换电路。显然，m和n也可以根据需要而取其他适合的数值。例如，可以使用9位的第一数模转换器和3位的第二数模转换器而得到12位的数模转换电路。作为上述实施例的替代实施例，也可以采用全局电阻开关树结构。这样，可以确保良好的线性度以及较小的毛刺。在这种情况下，对于10位数模转换电路，m＝10且n＝0。该10位全局电阻开关树由1023个串联连接且阻值相等的电阻器构成，以形成1024个参考电压，并使用2046个开关以选择与10位数字对应的输出电压信号。在该替代实施例中，2046个开关如上述实施例那样采用单个晶体管，对于高电压范围采用P型晶体管，对于低电压范围采用N型晶体管。这样，与采用传输门作为开关元件的传统10位数模转换电路相比，仍能够有效减小开关数。II.源极驱动器根据本发明的实施例的源极驱动器包括上面在第I部分中描述的数模转换电路。关于源极驱动器的其他组成部分，可以与现有的源极驱动器相同。在此不再赘述。III.显示装置根据本发明的实施例的显示装置包括上面在第I部分中描述的数模转换电路。特别地，显示装置的源极驱动器包括上面在第I部分中描述的数模转换电路。显示装置可以是例如OLED显示装置(例如，AMOLED显示装置)、液晶显示装置等。IV.数模转换方法图5示出了根据本发明的实施例的数模转换方法的流程图。该数模转换方法可以用于在显示装置(例如，其源极驱动器)中进行数模转换。如图5所示，在步骤S510，通过第I部分中描述的第一数模转换器执行与(m+n)位数字信号的处于高位的m位数字对应的第一数模转换。具体地，在步骤S512中，生成2m个具有相等的间隔电压的参考电压。这可以由第I部分中的分压模块执行。在步骤S514中，从2m个参考电压中，选择与m位数字对应的第一电压。这可以由第I部分中的第一电压选择模块执行。在步骤S516中，从2m个参考电压中的两个相邻的参考电压、以及第一电压，生成比第一电压大间隔电压的第二电压。这可以由第I部分中的运算模块执行。在步骤S520中，通过第I部分中描述的第二数模转换器执行与处于低位的n位数字对应的第二数模转换。具体地，步骤S520包括步骤S522，其以第一电压和第二电压为参考电压，生成与n位数字对应的第三电压，并生成第三电压和第一电压之和。关于步骤S510和S520的细节，已经在第I部分中进行了详细描述，在此不再赘述。以上所述仅是本发明的示范性实施方式，而并非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。当前第1页1 2 3