数模转换系统和数模转换方法
【专利说明】
【技术领域】
[0001]本发明涉及数模转换系统和数模转换方法。
【【背景技术】】
[0002]对于一个通信系统中的发射机，带有滤波器的数模转换器(DAC)总是必需的。对于不同的通信系统，数模转换器可以工作在不同的采样率以及滤波器可能需要不同的拐角(corner) ?在宽频带系统中，数模转换器可以工作在高采样率。然而，用于传送数据到数模转换器的高速接口不能被精确地预测。此外，该接口的速度可能会因负载而受限制并且数模转换器无法达到高采样率。
【
【发明内容】
】
[0003]因此，本申请的一个目的是提供一种数模转换系统，该系统可避免对于以高时钟频率传送数据的问题。
[0004]本申请的另一个目的是提供一种数模转换方法，可避免对于以高时钟频率传送数据的问题。
[0005]依据本发明一实施例，提供一种数模转换系统，其包含:第一数据转换电路，用于接收以第一时钟频率传送的第一数字数据流，将所述第一数字数据流转换为多个以第二时钟频率传送的第二数字数据流，以及并行输出所述第二数字数据流；第二数据转换电路，用于接收来自所述第一数据转换电路的所述第二数字数据流，以及将所述第二数字数据流转换为以第三时钟频率传送的第三数字数据流；以及第一数模转换器，用于将所述第三数字数据流转换为第一输出模拟数据流；其中所述第二时钟频率低于第一时钟频率和第三时钟频率。
[0006]依据本发明另一实施例，提供一种数模转换方法，其包含:将以第一时钟频率传送的第一数字数据流转换为多个以第二时钟频率传送的第二数字数据流；并行输出所述第二数字数据流；将所述第二数字数据流转换为以第三时钟频率传送的第三数字数据流；以及经由第一数模转换器将所述第三数字数据流转换为第一输出模拟数据流；其中所述第二时钟频率低于所述第一时钟频率和所述第三时钟频率。
[0007]鉴于上述实施例，数据可以在传送到DAC之前以较低的时钟频率传送。因此，能够避免以高时钟频率传送的数据的上述问题。
[0008]当阅读以下结合附图的本发明实施例的详细描述后，本发明的众多目的、特征和优点将是显而易见的。然而，本文中所使用的附图是用于说明的目的，而不应被视为限制。
【【附图说明】】
[0009]图1为根据本发明一实施例的数模转换系统100的方框图。
[0010]图2为根据本申请另一实施例的数模转换系统200的方框图。
[0011]图3为根据本申请另一实施例的数模转换系统300的方框图。
[0012]图4和图5为表示图1所示第一数据转换电路和第二数据转换电路的详细电路的电路图。
[0013]图6和图7是根据本申请实施例的数模转换系统中滤波器模块FM的电路图。
[0014]图8为依据本发明实施例的数模转换方法步骤的流程图。
【【具体实施方式】】
[0015]图1示出了根据本发明一实施例的数模转换系统的方框图。在一个实施例中，该数模转换系统被应用到能够以不同的频率来传送或采样数据流的多通信系统(mult1-communicat1n system)。然而，本发明申请中公开的数模转换系统并不限于应用到这样的多通信系统。如图1所示，数模转换系统100包括:第一数据转换电路DCC_1、第二数据转换电路DCC_2和第一数模转换器(图中示为DAC) D_l。第一数据转换电路DCC_1接收以第一时钟频率传送的第一数字数据流DDS_1，将该第一数字数据流DDS_1转换为多个以第二时钟频率传送的第二数字数据流DDS_2，以及并行输出该多个第二数字数据流。例如，在一个实施例中，第一数据转换电路DCC_1包括第一输出端Out_l和第二输出端0ut_2，用于输出所述第二数字数据流DDS_2?第一数据转换电路DCC_1接收第一数字数据流DDS_1并在所述第一输出端Out_l和所述第二输出端0ut_2输出第二数字数据流DDS_2。也就是说，第一数据转换电路DCC_1在一个单一传送路径上接收第一数据流DDS_1，而在两个并行传送路径上产生第二数据流DDS_2。然而，在一个传送路径上的第一数据流DDS_1不局限于被转换为在两个传送路径上传送的第二数据流DDS_2，它可以被转换为其它数量的传送路径上传送的第二数据流DDS_2。请注意，第二时钟频率低于第一时钟频率。在一个实施例中，第一时钟频率是960MHz以及第二时钟频率为480MHz。通过这种方式，可以降低被传送到数模转换器的数据流的传送时钟频率。
[0016]第二数据转换电路DCC_2从第一数据转换电路DCC_1接收第二数字数据流DDS_2，并将第二数字数据流DDS_2转换成以第三时钟频率传送的第三数字数据流DDS_3。第二时钟频率低于第三时钟频率。在一个实施例中，第三时钟频率与所述第一时钟频率相同(即960MHz)。第二数据转换电路DCC_2将第三数字数据流DDS_3传送到第一数模转换器D_1用于后续过程。在一个实施例中，第一数据转换电路DCC_1来自于基带处理器。
[0017]图2示出根据本发明另一实施例的数模转换系统200的方框图。在本实施例中，第一数据转换电路DCC_1进一步接收以第四个时钟频率传送的第四数字数据流DDS_4并将第四数字数据流DDS_4旁路(bypass)到第二数据转换电路DCC_2。第四时钟频率低于第一时钟频率。例如，第一时钟频率是960MHz以及第四时钟频率为48MHz。第二数据转换电路DCC_2也旁路第四数字数据流DDS_4至第一数模转换器D_1。在本实施例中，数模转换系统200可以以两种模式操作:第一模式和第二模式。在第一模式中，第一数据转换电路DCC_1接收第一数字数据流DDS_1，产生第二数字数据流DDS_2，以及第二数据转换电路DCC_2接收第二数字数据流DDS_2，产生第三数字数据流DSS_3。在第二模式中，第一数据转换电路DCC_1和第二数据转换电路DCC_2两者都旁路第四数字数据流DDS_4。请注意，电路结构并不限定于图2所示。例如，第四数字数据流DDS_4可以通过用于传送第二数字数据流DDS_2的多个传送路径的其中之一而被传送。另外，第二数据转换电路DCC_2可以经由同一路径传送第三数字数据流DDS_3以及第四个数字数据流DDS_4。此外，在一个实施例中，图1和图2中的第一数模转换器的输出可以被耦接到滤波模块(未示出)。第一数模转换器D_1在第一模式中接收第三数字数据流DDS_3并以第一采样率工作，在第二模式中接收第四数字数据流DDS_4并以第二采样率工作。
[0018]鉴于图1和图2所示的上述实施例，根据本发明申请实施例的数模转换系统降低了最初以高频率传送的输入数据流(例如，第一数字数据流DDS_1)的频率，产生并行传送的频率降低后的数据流(例如，第二数字数据流DDS_2)。此外，在被传送到数模转换器之前，频率降低后的数据流的频率被提高(boost)以及频率降低后的数据流被合并(例如，第三数字数据流DDS_3)。此外，根据本发明申请实施例的数模转换系统旁路以低频传送的输入数据流(例如，第四数字数据流DDS_4)至数模转换器。通过这种方法，当从数据源传送到数模转换器时，最初以高频率传送的数据流可以是频率降低的，从而可避免以高速传送时的上述问题。
[0019]图3示出了根据本发明另一实施例的数模转换系统300的方框图。如图3所示，除了第一数据转换电路DCC_1、第二数据转换电路DCC_2和第一数模转换器D_1，数模转换器系统300还包括第三数据转换电路DCC_3、第四数据转换电路DCC_4和第二数模转换器D_2?第三数据转换电路DCC_3、第四数据转换电路DCC_4和第二数模转换器D_2具有的电路结构与图1所示的实施例的电路结构相同，因此，为简洁起见在此省略。
[0020]更详细地说，第三数据转换电路DCC_3在第一模式中接收以第五时钟频率传送的第五数字数据流DDS_5，将第五数字数据流DDS_5转换为多个以第六时钟频率传送的第六数字数据流DDS_6，以及在第三输出端0ut_3和第四输出端0ut_4并行输出多个第六数字数据流。第四数据转换电路DCC_4从第三数据转换电路DCC_3接收第六数字数据流DDS_6，将第六数字数据流DDS_6转换为以第七时钟频率传送的第七数字数据流DDS_7。第二数模转换器D_2将第七数字数据流DDS_7转换为第二输出模拟数据流ADS_2。第六时钟频率低于第五时钟频率和第七时钟频率。第一输出模拟数据流ADS_1和第二输出模拟数据流ADS_2两者都被传送到滤波器模块FM(不限于此)。
[0021]第三数据转换电路DCC_3可进一步在第二模式中接收以第八时钟频率传送的第八数字数据流DDS_8，将第八数字数据流DDS_8转换为多个以第九时钟频率传送的第九数字数据流DDS_9，以及并行输出第九数字数据流DDS_9。第四数据转换电路DCC_4从第三数据转换电路DCC_3接收第九数字数据流DDS_9，将第九数字数据转换流DDS_9转换为以第十时钟频率传送的第十数字数据流DDS_10。第二数模转换器D_2将第十数字数据流DDS_10转换为第二输出模拟数据流ADS_2。第九时钟频率低于第八时钟频率和第十时钟频率。
[0022]请注意，第三数据转换电路DCC_3和第四数据转换电路DCC_4可以独立操作，换言之，根据本发明申请实施例的数模转换系统可以包括第三数据转换电路DCC_3、第四数据转换电路DCC_4和第二数模转换器D_2，而不包括第一数据转换电路DCC_1、第二数据转换电路DCC_2、第一数模转换器D_1以及滤波器模块FM。
[0023]鉴于图3所示的实施例，可以理解的是，本发明申请提供的数模转换系统并不局限于包括一个单一的数模转换器。此外，可以理解，图1和图2所示的实施例可以结合以形成任意布置的数模转换系统。
[0024]图4和图5为表示图1所示第一数据转换电路和第二数据转换电路的详细电路的电路图。请注意，图4和图5所示的电路结构是相同的，但图4中的电路工作在第一模式下，图5的电路工作在第二模式。请参考图4，第一数据转换电路DDC_1包括:第一输出端Out_l、第二输出端Out_2、串行至并行变换器STP、以及第一多工器11_1。串行至并行变换器STP包括多个串行至并行输出端(在这个例子中，第一串行至并行输出端0SP_