本申请涉及无线通信领域，尤其涉及一种功率放大器电路及其形成方法。
背景技术
近年来，随着5g和物联网等无线通讯技术的崛起，射频集成电路的不断发展，一些手持式无线通信设备被引入到公众平台，无线通信产业发生了爆炸性增长。而如今，随着移动通信系统(gsm)、通用分组无线业务(gprs)、无线局域网(wlan)、低功耗蓝牙(ble)等无线应用的发展，大大增加了无线通信设备在大众市场的份额，消费者的需求也转向低成本、小尺寸、低功耗且具有多媒体功能等多功能的设备，这促进了射频集成电路产业的发展。
ble(bluetoothlowenergy，蓝牙低功耗)现多数采用数模混合集成电路设计，其中模拟系统主要由收发机射频前端电路构成，后端的数字系统由数字基带处理。pa(poweramplifier，功率放大器)作为ble发射机的主要部分，它的功能是将射频信号放大到一定程度后经过天线发射出去，使其通过空气在不被邻近通道的信号破坏的情况下正确传到指定接收机中。所以，要想使信号成功传递到目的地，必须有充足的功率用于在空气传递中的消耗。因此，pa主导了整个收发系统的功率损失。
传统的pa一般为a、b、c类放大器，pae(power-addedefficiency，功率附加效率)较低，且功耗较大。pa的结构通常为单端或差分结构，相对比较简单；并且pa的片内偏置电压为固定的，由于工艺温度电压(pvt)的偏差，会对pa的性能产生影响。
如图1所示，该高增益高效率功率放大器包括主放大器和辅助放大器电路，二者都具有包括驱动级的多个放大级。分路器分频输入信号，以便给两个放大器路径的输入信号分频提供路径不对称性。该功率放大器为doherty结构，两路功放相互影响的程度很大，敏感度较高。并且功率回退较大，效率也较低。同时，由于两路功率放大器同时工作，所以功耗会较高。
图2为一种在高输出功率下显示出高功率附加效率的射频功率放大器。该功率放大器的设计基于开关晶体管受电压或电流控制而不受两者同时控制这一观察结果。该功率放大器的电压(电流)幅值保持不变时，功率传递非但未最大化，功耗反而降低，并且激励级同末级均设计为开关操作方式。这种功率放大器的设计为单端设计，结构比较简单，且pa的片内偏置电压为固定的，由于工艺温度电压(pvt)的偏差，会对pa的性能产生影响。
技术实现要素：
本申请要解决的一个技术问题是提供一种功率放大器电路及其形成方法，能够防止工艺温度电压(pvt)的偏差对功率放大器电路的性能产生影响，提高功率放大器电路的效率。
根据本申请一方面，提出一种功率放大器电路，包括：依次连接的差分到单端转换器、增益级电路、驱动级电路和输出级电路；偏置电路，与增益级电路的偏置电压端口连接，用于调节增益级电路的偏置电压。
在一个实施例中，偏置电路包括：第一电流源组，第一电流源组内的各电流源的第一端通过开关与电源电压连接，第一电流源组内的各电流源的第二端与增益级电路的偏置电压端口连接；和第二电流源组，第二电流源组内的各电流源的第一端通过开关与增益级电路的偏置电压端口连接，第二电流源组内的各电流源的第二端接地。
在一个实施例中，偏置电路还包括：传输门控制单元，传输门控制单元分别与第一电流源组的第二端、第二电流源组的第一端以及偏置电压端口连接。
在一个实施例中，传输门控制单元包括：第一pmos晶体管，第一pmos晶体管的栅极分别与第一开关组的第一端和第二开关组的第一端连接，第一pmos晶体管的源极分别与电源电压和第一开关组的第二端连接，第一pmos晶体管的漏极分别与偏置电压端口和第二开关组的第二端连接；和第一nmos晶体管，第一nmos晶体管的栅极分别与第三开关组的第一端和第四开关组的第一端连接，第一nmos晶体管的漏极分别与偏置电压端口和第三开关组的第二端连接，第一nmos晶体管的源极接地，第四开关组的第二端与第一nmos晶体管的源极连接。
在一个实施例中，第一开关组的pmos晶体管的栅极、第二开关组的nmos晶体管的栅极、第三开关组的nmos晶体管的栅极和第四开关组的pmos晶体管的栅极分别与使能端连接；第一开关组的nmos晶体管的栅极、第二开关组的pmos晶体管的栅极、第三开关组的pmos晶体管的栅极和第四开关组的nmos晶体管的栅极分别与反向使能端连接。
在一个实施例中，增益级电路包括：至少一个放大器，放大器的输入端与偏置电压端口连接，放大器的电源端与电源电压连接，放大器的接地端接地。
在一个实施例中，驱动级电路包括多个级联的放大器。
在一个实施例中，驱动级电路的多个级联的放大器构成锥形放大器链。
在一个实施例中，放大器为反向放大器。
在一个实施例中，输出级电路与串联谐振网络连接。
在一个实施例中，输出级电路为d类开关型结构。
在一个实施例中，差分到单端转换器为折叠共源共栅结构。
根据本申请的另一方面，还提出一种形成功率放大器电路的方法，包括：将差分到单端转换器、增益级电路、驱动级电路和输出级电路依次连接；将偏置电路与增益级电路的偏置电压端口连接，以便调节增益级电路的偏置电压。
在一个实施例中，该方法还包括：通过控制偏置电路中第一电流源组内的各电流源和第二电流源组内的各电流源的通断来调节增益级电路的偏置电压。
在一个实施例中，该方法还包括：通过偏置电路的传输门控制单元来控制第一电流源组和第二电流源组的工作状态。
在一个实施例中，通过偏置电路的传输门控制单元来控制第一电流源组和第二电流源组的工作状态包括：在传输门控制单元中的第一pmos晶体管和第一nmos晶体管关断时，第一电流源组和第二电流源组为非工作状态；在传输门控制单元中的第一pmos晶体管和第一nmos晶体管导通时，第一电流源组和第二电流源组为工作状态。
在一个实施例中，在使能端为低电平时，第一pmos晶体管和第一nmos晶体管关断；在使能端为高电平时，第一pmos晶体管和第一nmos晶体管导通。
与相关技术相比，本申请通过偏置电路向功率放大器电路的增益级电路的偏置电压端口提供偏置电压，该偏置电压可调，能够防止工艺温度电压的偏差对功率放大器电路的性能产生影响，进而能够在保证功耗较低的情况下，提高功率放大器电路的效率。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本申请的实施例，并且连同说明书一起用于解释本申请的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本申请，其中：
图1为相关技术中功率放大器电路的示意图。
图2为相关技术中功率放大器电路的另一个示意图。
图3为本申请功率放大器电路的一个实施例的结构示意图。
图4为本申请偏置电路的一个实施例的结构示意图。
图5为本申请功率放大器电路的一个具体实施例的结构示意图。
图6为本申请功率放大器电路的增益级偏置电压及输入信号电压的瞬态仿真波形图。
图7为本申请功率放大器电路的输出功率的仿真曲线图。
图8为本申请功率放大器电路的功率增益仿真曲线图。
图9为本申请功率放大器电路的输出回波损耗示意图。
图10为本申请功率放大器电路的功率附加效率的仿真曲线图。
图11为本申请形成功率放大器电路的方法的一个实施例的流程示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
图3为本申请功率放大器电路的一个实施例的结构示意图。该功率放大器电路包括差分到单端转换器1、增益级电路2、驱动级电路3、输出级电路4以及偏置电路5，其中，差分到单端转换器1、增益级电路2、驱动级电路3、输出级电路4依次连接，偏置电路5与增益级电路2的偏置电压端口连接，用于调节增益级电路2的偏置电压。差分到单端转换器1可以由一个折叠共源共栅结构的a类差分到单端转换器实现，可以最大程度的减小lo缓冲器的负载，同时提供共模抑制，并使镜像输出通过增益级电路放大到轨至轨。
在该实施例中，通过偏置电路5向增益级电路2的偏置电压端口提供偏置电压，该偏置电压可调，能够防止工艺温度电压的偏差对功率放大器电路的性能产生的影响，进而能够在保证功耗较低的情况下，提高功率放大器电路的效率。
图4为本申请偏置电路的一个实施例的结构示意图。该偏置电路包括第一电流源组510和第二电流源组520。第一电流源组510和第二电流源组520可以分别包括多个电流源，其中，第一电流源组510内的各电流源的第一端通过开关与电源电压vdd连接，第一电流源组510内的各电流源的第二端与增益级电路的偏置电压端口连接；第二电流源组520内的各电流源的第一端通过开关与增益级电路的偏置电压端口连接，第二电流源组520内的各电流源的第二端接地，其中，vout为增益级电路的偏置电压端口的偏置电压。
在该实施例中，通过调节第一电流源组和第二电流源组中的电流源的通断，能够确定电流是流入还是流出，进而调节偏置电压的大小，即调节功率放大器电路的偏置电压的大小和方向，能够防止工艺温度电压的偏差对功率放大器电路的性能产生的影响。
图4中仅示出电流源5101、5102、5103、5201、5202、5203，本领域的技术人员应当理解，在实际应用中可以根据实际情况设置多个电流源。以图4为例，当开关s1-s3导通、开关s4-s6断开时，电流流入，即vout的值为正，向功率放大器电路的增益级电路提供正向偏置电压，当s1-s3断开、s4-s6导通时，电流流出，即vout的值为负，向功率放大器电路的增益级电路提供负向偏置电压。另外，将开关s1、s2、s3进行组合，即通过将任意一个或多个开关导通来调节偏置电压的大小。
该实施例中，通过上下两组电流源向增益级电路提供偏置电压，由于电流源组是对称的，较低偶次谐波的大小基本相等，方向相反，而偏移量是一次性校准，方向一致，因此还可以抑制较低的偶次谐波。
在另一个实施例中，该偏置电路还可以包括传输门控制单元530，该传输门控制单元530分别与第一电流源组510的第二端、第二电流源组520的第一端以及偏置电压端口连接。另外，将传输门控制单元530还可以通过电容c0接地，该电容c0用于隔直流，能够起到防止电流、电压泄漏的作用。
传输门控制单元530用于控制第一电流源组510和第二电流源组520的工作状态。其中，传输门控制单元530包括第一pmos晶体管p1和第一nmos晶体管m1，可以根据nmos和pnos器件的pvt变化，通过一些传输门缩小陡峭的边沿的占空比来控制。第一pmos晶体管p1的栅极分别与第一开关组5301的第一端和第二开关组5302的第一端连接，第一pmos晶体管p1的源极分别与电源电压vdd和第一开关组5301的第二端连接，第一pmos晶体管p1的漏极分别与偏置电压端口和第二开关组5302的第二端连接；第一nmos晶体管m1的栅极分别与第三开关组5303的第一端和第四开关组5304的第一端连接，第一nmos晶体管m1的漏极分别与偏置电压端口和第三开关组5303的第二端连接，第一nmos晶体管m1的源极接地，第四开关组5304的第二端与第一nmos晶体管m1的源极连接。
具体的，第一开关组5301包括pmos晶体管p2和nmos晶体管m2，第二开关组5302包括pmos晶体管p3和nmos晶体管m3，第三开关组5303包括pmos晶体管p4和nmos晶体管m4，第四开关组5304包括pmos晶体管p5和nmos晶体管m5。pmos晶体管p2、nmos晶体管m3、nmos晶体管m4和pmos晶体管p5接使能端en，nmos晶体管m2、pmos晶体管p3、pmos晶体管p4和nmos晶体管m5接反向使能端en，其中，反向使能端en与使能端en电位相反。例如，当en为0时，pmos晶体管p2和nmos晶体管m2导通，pmos晶体管p3和nmos晶体管m3关断，即第一pmos晶体管p1的栅压为1，因此第一pmos晶体管p1断开；同时，pmos晶体管p4和nmos晶体管m4关断，pmos晶体管p5和nmos晶体管m5导通，第一nmos晶体管m1的栅压为0，因此第一nmos晶体管m1也关断。而当en为1时，pmos晶体管p2和nmos晶体管m2关断，pmos晶体管p3和nmos晶体管m3导通，第一pmos晶体管p1的栅压为1，因此第一pmos晶体管p1导通；同时，pmos晶体管p4和nmos晶体管m4导通，pmos晶体管p5和nmos晶体管m5关断，第一nmos晶体管m1的栅压为1，因此第一nmos晶体管m1也导通。也就是当en为1时，第一pmos晶体管p1与第一nmos晶体管m1之间有电位差，为第一电流源组510和第二电流源组520提供固定的电压，进而第一电流源组510和第二电流源组520处于工作状态，而当en为0时，第一电流源组510和第二电流源组520处于非工作状态。
在该实施例中，偏置电路中的传输门控制单元控制第一电流源组和第二电流源组的工作状态，当第一电流源组和第二电流源组处于工作状态时，能够调节功率放大器电路的偏置电压的大小和方向，进而在保证功耗较低的情况下，提高功率放大器电路的效率，同时可以提高功率放大器电路的增益及抑制偶次谐波。
图5为本申请功率放大器电路的一个具体实施例的结构示意图。该功率放大器电路包括差分到单端转换器1、增益级电路2、驱动级电路3、输出级电路4以及偏置电路5，其中，偏置电路5如图4所示，未在图5中示出。
该差分到单端转换器1为折叠共源共栅结构，能够将输入的差分信号转为单端信号，可以最大程度的减小lo缓冲器的负载，同时提供共模抑制，并使镜像输出信号通过增益级放大到轨至轨。其具体结构可以如图5所示，电容c1的第一端连接vin+，第二端通过电阻r1接电源vb1；电容c2的第一端连接vin-，第二端通过电阻r2接电源vb1；nmos晶体管m10的栅极接电容c1第二端，源极通过电流源接地，漏极通过电流源接第一支路101上的电源vdd；nmos晶体管m20的栅极接电容c2第二端，源极通过电流源接地，漏极通过电流源接第二支路102上的电源vdd。第一支路101中的pmos晶体管p10的栅极接电源vb2，源极通过电流源接电源vdd，漏极接nmos晶体管m30的漏极；nmos晶体管m30的源极接地，栅极与nmos晶体管m40的栅极连接。第二支路102中的pmos晶体管p20的栅极接电源vb2，源极通过电流源接电源vdd，漏极接nmos晶体管m40的漏极；nmos晶体管m40的源极接地。其中，pmos晶体管p20的漏极与nmos晶体管m40的漏极接线作为差分到单端转换器1的输出端。
功率放大器电路的输入信号是由锁相环产生的时钟信号提供，并通过lo缓冲器引出来，但功率放大器电路的驱动级电路及输出级电路的晶体管尺寸都比较大，如果直接与lo缓冲器的输出连接，则提供给lo缓冲器的负载就会很大，而通过差分到单端转换器与lo缓冲器的输出相连接，由于差分到单端转换器里的输入晶体管尺寸相对于驱动级电路及输出级电路较小，则会减小lo缓冲器的负载。另外，由于差分输入的信号为两个大小相等、相位相反的信号，时钟信号对两个输入信号产生的干扰相同，从而使其差值保持不变，因此，该差分到单端转换器还能够提供共模抑制，并使镜像输出通过增益级电路放大到满摆幅。
增益级电路2的输入端与差分到单端转换器1的输出端连接，输出端与驱动级电路3的输入端连接。该增益级电路2包括至少一个放大器，例如反向放大器，该反向放大器的输入端与偏置电压端口连接，电源端与电源电压连接，接地端接地。如图5所示，该增益级电路2标识出2个反向放大器，其中，第一级反向放大器的输入端通过电阻r3接电压vb3，该电压vb3即偏置电压端口的偏置电压，同时，该输入端通过电容c3与差分到单端转换器1的输出端连接；第二级反向放大器的输入端通过电阻r4接电压vb4，该电压vb4也是偏置电压端口的偏置电压，同时，该输入端通过电容c5与差分到第一级反向放大器的输出端连接。其中，电阻r3和电阻r4起隔交流作用，电容c3和电容c5起隔直流作用。本领域的技术人员应当理解，该实施例中仅以两级反向放大器为例进行说明，在实际应用中，可以根据实际情况设置多级反向放大器。
该增益级电路能够为功率放大器电路提供足够的增益，使输入信号的增益达到要求，让功率级电路(即输出级电路)可以把核心任务集中于放大功率上。相关技术中如果驱动级电路所提供的增益不是很高，就需要功率级电路来提高增益来达到设计指标，这会增大功率级电路设计的难度，并可能使功率放大器电路的整体效率降低。而本申请的增益级电路通过偏置电路来提供偏置电压，从而提高功率放大器电路的增益。
如图5所示，驱动级电路3包括多个级联的放大器，其中，放大器可以为反向放大器，即驱动级电路3的多个级联的放大器构成锥形放大器链。驱动级电路3能够将增益级电路的信号通过一个锥形反相器链将信号逐级放大到满摆幅，并具备尽量陡峭的上升下降沿。在本实施例的附图中，仅示出一个反向放大器，该反向放大器包括pmos晶体管p50和nmos晶体管m70，本领域的技术人员应当理解，在实际应用中，可以根据实际情况设置多个级联的放大器。
输出级电路4的输入端与驱动级电路3的输出端连接，输出端与串联谐振网络连接。该输出级电路4能够将驱动级电路3传输的射频信号的功率提高到满足需求的状态，使电路获得充裕的输出功率，并保证有较高的效率。其中，输出级电路4为d类开关型结构，能够提升功率放大器电路的效率，其中，通过提高nmos晶体管m80与pmos晶体管p60的开关速度以提高漏极效率，但具体的开关速度需要根据功率放大器电路所需的效率和输出功率决定。另外，由于输出级电路4的输出端与l1、c7串联谐振网络连接，使功率谐振在2.4ghz的频段，还能够将高次谐波限制在反向放大器的输出端口以提升功率放大器电路的效率，有益于实现输出功率匹配。
在上述实施例中，采用一种折叠共源共栅结构的a类差分到单端转换器实现差分转单端，可以最大程度的减小lo缓冲器的负载，同时提供共模抑制，并使镜像输出通过增益级放大到轨至轨；另外，增益级电路与驱动级电路由一个锥形反相器链将信号逐级放大到满摆幅，并具备尽量陡峭的上升下降沿；另外，通过提高输出级电路的nmos晶体管与pmos晶体管的开关速度以提高漏极效率；进一步通过一个偏置电路来调节增益级电路的偏置电压，防止工艺温度电压的偏差对功率放大器电路的性能产生影响，从而能够在保证功耗较低的情况下，提高功率放大器电路的效率，同时可以提高功率放大器电路的增益及抑制偶次谐波。
图6为本申请功率放大器电路的增益级偏置电压及输入信号电压的瞬态仿真波形图。其中，可以通过控制图4中电流源的通断控制偏置电压的大小和方向，例如，偏置电压vbias可以从580mv增加到635mv，输入信号vin的上升沿和下降沿也会变得更陡峭。
输出功率的仿真曲线如图7所示，若电源电压为1.2v，在频率为2.4ghz时，功率放大器电路的输出功率为1.72dbm。功率增益仿真曲线图如图8所示，功率增益为15.01db。输出回波损耗示意图如图9所示，由于该功率放大器电路为ble的pa，上一级为lo缓冲器提供的差分信号，因此无需进行输入匹配，只需进行输出匹配。从图中可以看出，输出回波损耗s11小于-20db，即信号没有被反射，基本无损耗传输到负载。功率附加效率(pae)的仿真曲线如图10所示，即pae为40.23％左右，通过瞬态仿真可以计算出功率放大器电路消耗的平均电流为1.38ma，因此，本发明的功率放大器电路性能优于其它低功耗的功率放大器。
图11为本申请形成功率放大器电路的方法的一个实施例的流程示意图。
在步骤1110，将差分到单端转换器、增益级电路、驱动级电路和输出级电路依次连接。
在步骤1120，将偏置电路与增益级电路的偏置电压端口连接，以便调节增益级电路的偏置电压。
其中，可以通过控制偏置电路中第一电流源组内的各电流源和第二电流源组内的各电流源的通断来调节增益级电路的偏置电压。以图4为例，当开关s1-s3导通、开关s4-s6断开时，电流流入，即vout的值为正，向功率放大器电路的增益级电路提供正向偏置电压，当s1-s3断开、s4-s6导通时，电流流出，即vout的值为负，向功率放大器电路的增益级电路提供负向偏置电压。另外，将开关s1、s2、s3进行组合，即通过将任意一个或多个开关导通来调节偏置电压的大小。
另外，可以通过偏置电路的传输门控制单元来控制第一电流源组和第二电流源组的工作状态。例如，在传输门控制单元中的第一pmos晶体管和第一nmos晶体管关断时，第一电流源组和第二电流源组为非工作状态；在传输门控制单元中的第一pmos晶体管和第一nmos晶体管导通时，第一电流源组和第二电流源组为工作状态。其中，在使能端为低电平时，第一pmos晶体管和第一nmos晶体管关断；在使能端为高电平时，第一pmos晶体管和第一nmos晶体管导通。其中，反向使能端与使能端电位相反。
在该实施例中，通过偏置电路向增益级电路的偏置电压端口提供偏置电压，该偏置电压可调，能够防止工艺温度电压的偏差对功率放大器电路的性能产生的影响，进而能够在保证功耗较低的情况下，提高功率放大器电路的效率。
至此，已经详细描述了本申请。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
可能以许多方式来实现本申请的方法以及装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本申请的方法以及装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本申请的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本申请实施为记录在记录介质中的程序，这些程序包括用于实现根据本申请的方法的机器可读指令。因而，本申请还覆盖存储用于执行根据本申请的方法的程序的记录介质。
虽然已经通过示例对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。