BICM编码方法和装置、BICM解码方法和装置与流程

本申请是申请日为2012年6月14日、申请号为201280029343.x、名称为“发送处理方法、发送机、接收处理方法和接收机”的中国专利申请的分案申请。本发明涉及一种在发送侧进行数字信号处理的方法，特别是涉及一种在输入到映射器之前适用比特的比特排列模式。本发明还涉及一种在接收侧进行数字信号处理的方法，特别是涉及一种适用由解映射器输出后的比特的比特排列模式。并且，本发明还涉及分别执行上述2种方法的发送机和接收机。
背景技术：
：近年，发送机上具备比特交织编码调制(bit-interleavedcodingandmodulation:bicm)编码器(例如参照非专利文献1)。bicm编码器例如执行如下步骤。(1)例如采用bch(bose-chaudhuri-hocquenghem)编码作为外编码，采用低密度奇偶校验(low-densityparitycheck:ldpc)编码作为内编码，对数据块进行编码。(2)针对编码结果所得到的编码字的比特，实施包括奇偶交织和列-行交织的比特交织。(3)将比特交织后的编码字复用分离为单元字。然而，复用分离中，包括当调制方式为16qam，64qam和256qam等情况下，与列-行交织的交织器行列中列的排列等价的处理。(4)将单元字映射为星座。现有技术文献非专利文献非专利文献1：etsien302755v1.2.1(dvb-t2标准)非专利文献2：“new16kldpccodesforngh”makikokanfilename”tm-ngh580_ngh_sony_new_16k_codes.pdf”document-idtm-h1115andpublishedon12/12/2010(www.dvb.org)非专利文献3：etsien302307v1.2.1(dvb-s2标准)技术实现要素：发明要解决的课题另外，如果可以将映射之前ldpc编码字的比特适用的排列(包括上述(2)的比特交织和上述(3)的复用分离中进行的排列)的规则作为对应于发送机和接收机中所使用的ldpc编码和星座的合适的规则，那么可以提高接收机的接收性能。本发明将映射之前ldpc编码字的比特适用的排列的规则作为对应于发送机和接收机中所使用的ldpc编码和星座的合适的规则，实现了接收机的接收性能的提高。本发明的目的在于提供一种发送处理方法和接收处理方法以及分别实现上述方法的发送机和接收机。用于解决课题的手段为了达到上述目的，本发明的一种发送处理方法，其特征在于，所述发送处理方法具有如下步骤：编码步骤，根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，对信息比特进行编码；比特交织步骤，针对所述编码步骤中编码的结果所得到的编码字的比特，进行奇偶交织和伴随扭曲或者不伴随扭曲的列-行交织；比特-单元多路分离步骤，将所述比特交织步骤中比特交织后的比特所构成的比特序列分离为8比特序列，按照规定的排列规则，进行改变该8比特序列的排列顺序的排列；以及映射步骤，按照256qam(quadratureamplitudemodulation)星座，对所述比特-单元多路分离步骤的处理结果所得到的8比特的各单元字进行映射；将所述排列前的第i(i＝0～7)比特序列的比特设为vi，将所述排列后的第i(i＝0～7)比特序列的比特设为bi，则所述规定的排列规则为v0＝b2,v1＝b6,v2＝b0,v3＝b1,v4＝b4,v5＝b5,v6＝b3,v7＝b7。发明效果根据上述发送处理方法，映射之前ldpc编码字的比特适用的排列的规则成为对应于发送机和接收机中所使用的ldpc编码和星座的合适的规则，提高了接收机的接收性能。附图说明图1是dvb-t2调制器的概略图。图2是表示图1的bicm编码器的结构的框图。图3是表示包括基带帧、bch奇偶和ldpc奇偶的ldpc编码字的图。图4是表示图2的伴随由列-行交织器进行的扭曲的列-行交织的动作原理的图。图5a是表示8列的由列-行交织器进行的编码字长16200比特的ldpc编码字的比特的写入处理的图；图5b是表示在由列-行交织器进行的(a)中写入的ldpc编码字的比特的读出处理的图。图6a是表示12列的由列-行交织器进行的编码字长16000比特的ldpc编码字的比特的写入处理的图；图6b是表示在由列-行交织器进行的(a)中写入的ldpc编码字的比特的读出处理的图。图7是表示图2的比特-单元多路分离器的输出和输出的图。图8是表示16qam星座的情况下的比特-单元多路分离器的结构的框图。图9是表示64qam星座的情况下的比特-单元多路分离器的结构的框图。图10是表示256qam星座的情况下的比特-单元多路分离器的结构的框图。图11是表示为了数据的接收和发送而针对dvb-t2中可以适用的qpsk的特定的星座映射的图。图12是表示为了数据的接收和发送而针对dvb-t2中可以适用的16qam的特定的星座映射的图。图13是表示为了数据的接收和发送而针对dvb-t2中可以适用的64qam的特定的星座映射的图。图14是表示为了数据的接收和发送而针对dvb-t2中可以适用的256qam的特定的星座映射的图。图15是表示本发明的实施方式中bicm编码器的结构的框图。图16是表示图15的比特-单元多路分离器的输入和输出的图。图17是表示16qam星座的情况下的比特-单元多路分离器的结构的框图。图18是表示64qam星座的情况下的比特-单元多路分离器的结构的框图。图19是表示256qam星座的情况下的比特-单元多路分离器的结构的框图。图20是表示本发明的实施方式的bicm解码器的结构的框图。图21是表示图20的单元-比特多路复用器的输入和输出的图。图22是表示16qam星座的情况下的单元-比特多路复用器的结构的框图。图23是表示64qam星座的情况下的单元-比特多路复用器的结构的框图。图24是表示256qam星座的情况下的单元-比特多路复用器的结构的框图。图25是表示编码速率7/15下的编码字长16200比特的ldpc编码的图。图26是表示编码速率8/15下的编码字长16200比特的ldpc编码的图。具体实施方式(发明人进行发明的过程)dbv-t2(digitalvideobroadcasting–secondgenerationterrestrial)(etsien302755:非专利文献1)是由电视标准即dvb-t改良而得到的，在etsien302755(非专利文献1)中记载了数字电视地面广播用的第2代基线传输系统。etsien302755(非专利文献1)中详细记述了数字电视服务和以一般数据为对象的信道编码调制系统。图1是dvb-t2系统架构(基本设计概念)的dvb-t2调制器的概略图。dvb-t2调制器1000具有输入处理部1010、比特交织编码调制(bit-interleavedcodingandmodulation:bicm)编码器1020、帧结构部1030以及ofdm生成部1040。输入处理部1010将与广播服务相关的输入比特流转换成规定长度的多个块。bicm编码器1020对输入实施基于dvb-t2的bicm编码处理。帧结构部1030利用来自bicm编码器1020的输入等生成dvb-t2方式的传输帧结构。ofdm生成部1040针对dvb-t2方式的传输帧结构进行导频附加、快速傅立叶逆变换和保护间隔插入等，并输出dvb-t2方式的发送信号。基于dvb-t2的bicm记载在作为参考而引用的etsien302755(非专利文献1)第6章。以下，参照图2对图1的bicm编码器1020的详细内容进行说明。图2是表示具有图1所示的dvb-t2调制器1000的bicm编码器1020的结构的框图。bicm编码器1020具有fec编码器1110、比特交织器1120、比特-单元多路分离器1130以及qam映射器1140。然而，图2中省略了星座旋转、单元交织器和时间交织器。基于dvb-t2的bicm编码的顺序基本上包括如下步骤：前向纠错(forward–error–correction:fec)编码、fec编码的结果所得的编码字的比特的交织、将交织后的比特复用分离为单元字，以及将单元字映射到复杂(複素)qam(quadratureamplitudemodulation)符号(也记载为单元)。fec编码器1110由bch(bose–chaudhuri–hocquenghem)编码(组织bch外编码)1111与ldpc(low-densityparitycheck)编码(组织ldpc内编码)1112连接而成。如图3所示，bch编码器1111通过将基带帧进行bch编码生成bch奇偶，并将包含bch奇偶的bch编码字输出到ldpc编码器1115。另外，ldpc编码器1115，如图3所示，通过将bch编码字进行ldpc编码生成ldpc奇偶，并将包含ldpc奇偶的ldpc编码字输出到比特交织器1120。ldpc编码字(也记载为fec帧)的编码字长在dvb-t2标准下为64000比特或16200比特。在dvb-t2标准下，ldpc编码相对于两者的编码字长被定义。但是，如下所述，本发明仅与16200比特的编码字长相关。系统的纠错能力基本来自于ldpc编码。另一方面，ldpc解码后残留的错误区域因bch编码而减少。比特交织器1120具有奇偶交织器1121和列-行交织器1125。奇偶交织器1121将组织ldpc编码字的奇偶比特进行交织。另外，列-行交织器1125将奇偶交织后的ldpc编码字的比特进行列-行交织。接着，比特-单元多路分离器1130将比特交织后的ldpc编码字的比特，在映射到qam星座之前，复用分离成单元字。然而，复用分离包括与列-行交织器1125的交织器行列的列的排列的等价处理。对于在比特-单元多路分离器1130所进行的处理之后的星座旋转、单元交织以及时间交织等各处理，为了便于说明，并且，这些处理与本发明原理的理解不相关，因此省略其详细说明。qam映射器1140将单元字映射到qam星座。ldpc编码是用于在有噪音的传输信道上发送信息的线性纠错编码。当存在对数据不良的噪音的情况下，ldpc编码被使用在带或返回信道的强制链路下且优选是可信赖可高效传输信息的应用中。ldpc编码被定义为稀疏的(值为1的行列要素非常少)奇偶校验行列。dvb-t2的ldpc编码器1115将bch编码器1111的输出作为信息块，有组织地将信息块编码为ldpc编码字。ldpc编码器1115的作用是根据每一个信息块，即每一个bch编码字计算输入到ldpc编码器1115的奇偶比特。在ldpc编码器1115的处理中，使用了dvb-t2标准的etsien302755(非专利文献1)的附录表a1到表a6中记载的特殊的ldpc编码。ldpc编码字的比特有不同的重要度，另外，星座的比特中也有不同的鲁棒等级。如果将ldpc编码字的比特直接地，即不进行交织而将其映射到星座，则无法达到其最佳性能。因此，比特交织器1120和比特-单元多路分离器1130设置在ldpc编码器1115和qam映射器1140之间。换言之，通过比特交织器1120和比特-单元多路分离器1130，可以实现ldpc编码字的比特和由qam星座传输的比特之间的关联性的提高。ldpc编码字的比特存在不同的重要度是因为ldpc编码字的全部比特并没有包含相同数目的由奇偶校验行列定义的奇偶校验。连接有比特(变量节点)的奇偶校验(检查节点)越多，比特在反复解码处理中就越重要。这种见解在本
技术领域：
是已知的。同样，qam星座中被编码的比特的重要度不同也是本
技术领域：
的技术人员已知的事实。例如，在16qam星座中，4比特被编码，有2个鲁棒等级。在64qam星座中，6比特被编码，有3个鲁棒等级。在256qam星座中，8比特被编码，有4个比特等级。并且，在dvb-t2标准中，比特交织器1120的列-行交织器1125将由奇偶交织器1121接收的比特连续地按列方向写入交织器行列，在交织器行列的各列中，将比特循环移比特为规定的比特数(记载为扭曲)，并且进行与从交织器行列中按行方向连续地读出比特等价的列-行交织。ldpc编码字(fec帧)的第1比特是第一个被写入，第一个被读出。列-行交织中定义有nc列nr行的交织器行列。表1中，将2个参数(nc，nr)的值记载为所有相关的星座尺寸(表1中表述为“调制”)和编码字长为16200比特的ldpc编码。另外，在dvb-t2中，星座为qpsk(4qam)星座的情况下，不使用列-行交织器。[表1]调制列nc行nr16qam8(2×4)202564qam12(2×6)1350256qam8(1×8)2025在每列的开始写入位置仅有表2中示出的扭曲参数tc被扭曲(循环移比特)。另外，表2中，将交织器行列的每列的扭曲参数(twistingparameter)tc的值记载为dvb-t2中使用列-行交织器的星座尺寸(表2中表述为“调制”)和ldpc编码的编码字长nidpc。[表2]图4示出了由fec编码器1110(包括bch编码器1111和ldpc编码器1115)所生成的fec帧为64800比特的长fec帧，且使用16qam星座作为qam星座情况下的列-行交织器1125的处理。在该情况下的交织器行列为8100行8列。如图4所示，列-行交织器1125一边将在每列中开始写入位置仅扭曲表2中示出的扭曲参数tc,一边将从奇偶交织器1121接收的比特在列方向连续地写入交织器行列，并在行方向连续地读出被写入交织器行列的比特。基带帧头的msb(mostsignificantbit)是第一个被写入，第一个被读出。另外，图4中的“fec帧的lsb”表示伴随扭曲的列-行交织(列扭曲交织)后的fec帧的lsb(leastsignificantbit)。图5和图6分别示出了对于编码字长为16200比特的ldpc编码字，交织器行列的列数为8和12情况下的列-行交织的一例。其中，图5(a)和图6(a)示出了列-行交织器1125的比特的写入处理，图5(b)和图6(b)示出了列-行交织器1125的比特的读出处理。在各图中，小四边形分别对应ldpc编码字的1比特，涂黑的四边形表示ldpc编码字的第1比特。箭头表示比特被写入交织器行列，再从交织器行列被读出的顺序。另外，图5(a)、(b)和图6(a)、(b)中没有示出扭曲处理。例如，在交织器行列的列数为8的情况下，ldpc编码字的比特，如图5(a)所示，按照如下顺序被写入：(行1，列1)、(行2，列1)、……、(行2025，列1)、(行1、列2)、……、(行2025、列8)；如图5(b)所示，按照如下顺序被读出：(行1，列1)、(行1，列2)、……、(行1，列8)、(行2、列1)、……、(行2025、列8)。另外，本发明只与以下2种情况相关：(1)ldpc编码的编码字长为16200比特且交织器行列的列数为8的情况，以及(2)ldpc编码的编码字长为16200比特且交织器行列的列数为12的情况。在qam映射之前，由比特交织器1120输出的比特交织后的各ldpc编码首先由比特-单元多路分离器1130被复用分离为并列的单元字。各单元字包括qam星座中与编码后的比特数(ηmod)相同数目的比特。单元字的比特数是：在qpsk(4qam)星座为2，在16qam星座为4，在64qam星座为6，在256qam星座为8。因此，对于1个编码字长为16200比特的ldpc编码字(fec块)的qam数据单元数是162000/ηmod。也就是说，qpsk的情况下是8100单元，16qam的情况下为4050单元，64qam的情况下为2700单元，256qam的情况下为2025单元。以下，利用图7-图10说明图2的比特-单元多路分离器1130。图7是示出图2的比特-单元多路分离器1130的输入和输出的图。比特交织器1120输出的比特流，如图7所示，由比特-单元多路分离器1130被复用分离为子比特流。子比特流数nsubstreams是：在qpsk(4qam)星座为2，在高阶(16qam、64qam、256qam)星座与列-行交织器1125的交织器行列的列数相等。后者的情况下，复用分离包括比特排列步骤(概念上是与列-行交织器的交织器行列的列的排列等价的处理)。图8是表示16qam星座的情况下的比特-单元多路分离器的结构的框图。并且，子比特流数nsubstreams为8，各子比特流的比特数为16200/8＝2025。图8所示的比特-单元多路分离器1130a具备简易(simple)多路分离器1131a和多路排列分离器1135a。简易多路分离器1131a接收来自比特交织器1120的1比特流(v0、v1、v2、……)，将其复用分离为第1子比特流(v0.0、v0.1、v0,2、……)到第8子比特流(v7.0、v7.1、v7.2、……)的8子比特流，并输出到多路排列分离器1135a。另外，简易多路分离器1131a的输出比特vi.j对应于简易多路分离器1131a的输出比特vi+8×j。多路排列分离器1135a接收来自简易多路分离器1131a的8子比特流，对接收的8子比特流进行改变排列顺序的排列，输出排列后的8子比特流。如图8所示，多路排列分离器1135a的输出比特b0.i～b7.i(i＝0,1,2，……)包含2单元字(y0,2×i～y3,2×i,y0,2×i+1～y3,2×i+1)，各单元字被发送到16qam用的qam映射器1140。图9是表示64qam星座的情况下的比特-单元多路分离器的结构的框图。并且，子比特流数nsubstreams为12，各子比特流的比特数为16200/12＝1350。图9所示的比特-单元多路分离器1130b具备简易多路分离器1131b和多路排列分离器1135b。简易多路分离器1131b接收来自比特交织器1120的1比特流(v0、v1、v2、……)，将其复用分离为第1子比特流(v0.0、v0.1、v0,2、……)到第12子比特流(v11.0、v11.1、v11.2、……)的12子比特流，并输出到多路排列分离器1135b。另外，简易多路分离器1131b的输出比特vi.j对应于简易多路分离器1131b的输出比特vi+12×j。多路排列分离器1135b接收来自简易多路分离器1131b的12子比特流，对接收的12子比特流进行改变排列顺序的排列，输出排列后的12子比特流。如图9所示，多路排列分离器1135b的输出比特b0.i～b11.i(i＝0,1,2，……)包含2单元字(y0,2×i～y5,2×i,y0,2×i+1～y5,2×i+1)，各单元字被发送到64qam用的qam映射器1140。图10是表示256qam星座的情况下的比特-单元多路分离器的结构的框图。并且，子比特流数nsubstreams为8，各子比特流的比特数为16200/8＝2025。图10所示的比特-单元多路分离器1130c具备简易多路分离器1131c和多路排列分离器1135c。简易多路分离器1131c接收来自比特交织器1120的1比特流(v0、v1、v2、……)，将其复用分离为第1子比特流(v0.0、v0.1、v0,2、……)到第8子比特流(v7.0、v7.1、v7.2、……)的8子比特流，并输出到多路排列分离器1135c。另外，简易多路分离器1131c的输出比特vi.j对应于简易多路分离器1131c的输出比特vi+12×j。多路排列分离器1135c接收来自简易多路分离器1131c的8子比特流，对接收的8子比特流进行改变排列顺序的排列，输出排列后的8子比特流。如图10所示，多路排列分离器1135c的输出比特b0.i～b7.i(i＝0,1,2，……)包含1个单元字(y0，i～y7，i)，单元字被发送到256qam用的qam映射器1140。比特-单元多路分离器1130进行的比特-单元多路分离被定义为对比特交织后的输入比特bdi的输出比特be，d0进行的映射。其中，do是didivnsubstreams，div是di除以nsubstreams的除法运算结果的返回整数部分的函数。e是复用分离后的比特流(比特-单元多路分离器130所输出的子比特流)编号(0≤e≤nsubstreams)。vdi是输入到比特-单元多路分离器1130的输入比特，di是输入比特的编号。be，d0是比特-单元多路分离器1130输出的输出比特，do是比特-单元多路分离器1130所输出的子比特流的比特编号。对于编码字长16200比特的16qam星座，如果假定为图4中的结构例的话，8子比特流按照上述表1形成(nsubstreams＝8)。各子比特流的比特数为16200/8＝2025(do＝didivnsubstreams),各子比特流是交织器行列的1列。dvb-t2标准下，对于dvb-t2中的所有有效的ldpc编码的编码速率(1/2、3/5、2/3、3/4、4/5、5/6)和调制方式(qpsk、16qam、64qam、256qam)，比特-单元多路分离被定义(参照非专利文献1的etsien302755v1.2.1的第6.2.1章的表13(a)，(b),(c))。表13(a)，(b),(c)的参数定义对输入比特的子比特流的输出比特的排列。例如，ldpc编码的编码字长为16200比特qam星座为16qam星座的情况下，输入比特vdi按照下面的排列规则被排列为输出比特be(参照非专利文献1的etsien302755v1.2.1的第6.2.1章的表13(a))。排列规则为v0＝b7,v1＝b1,v2＝b4,v3＝b2,v4＝b5,v5＝b3,v6＝b6,v7＝b0。排列规则按照接收机的ldpc解码器的输出的错误率为最小的方式，对于编码速率1/2、3/4、4/5、5/6被最优化。除了qpsk(ldpc编码字长nidpc＝64800、16200)和256qam(仅是nidpc＝16200)，比特-单元多路分离器的输出中，宽nsubstreams的字被分为宽ηmod＝nsubstreams/2的2个单元字。最初的ηmod＝nsubstreams/2比特[b0,do……bnsubstreams/2-1,do]形成1组的第1输出单元字[y0,2do……yηmod-1,2do]，剩余的输出比特[[bnsubstreams/2,do……bnsubstreams-1,do]形成第2输出单元字[y0,2do+1……yηmod-1,2do+1]，并被输出到qam映射器。qpsk(ldpc编码字长nldpc＝64800、16200)和256qam(仅是nldpc＝16200)的情况下，作为比特-单元多路分离器的输出的宽nsubstreams的字形成1个输出单比特字，并被输出到qam映射器([y0,do……yηmod‐1,do]＝[b0,do……bnsubstreams‐1,do])。特别，多路排列分离器进行的多路排列分离中所包含的单元字数为1(256qam的情况)或2(160qam和64qam的情况)。换言之，多路排列分离在概念上等价于比特交织器的列-行交织中的交织器行列的列的排列。之后，比特-单元多路分离器所输出的各单元字根据特定的映射星座(qpsk、16qam、64qam、256qam等)进行调制。星座和dvb-t2中适用比特的格雷映射的详细内容在图11、图12、图13和图14中示出。面向移动设备接收的新世代数码广播标准，目前，在dvb-ngh这一名称下，在dvb标准化团体被制定。dvb-ngh标准中，包括fec编码、比特交织、多路分离以及qam星座映射，预定使用与上述bicm结构相同的bicm结构。dvb-ngh标准中，除了dvb-t2中的ldpc编码的几个编码速率之外，还追加有2个ldpc编码的编码速率(即，7/15、8/15)。qam星座与dvb-t2相同，使用了qpsk(4qam)星座、16qam星座、64qam星座、256qam星座。dvb-ngh中仅使用短的16k(也就是，16200比特)的ldpc编码。dvb-ngh中，新导入的编码速率7/15、8/15中分别使用的ldpc编码被提议。对于分别在编码速率7/15和编码速率8/15中所提议的ldpc编码在图25和图26中被分别记述，非专利文献2的记载内容也有作用。图25和图26中编码的记述与dvb-s2标准中使用的记述相同，非专利文献3(etsien302307v1.2.1(2009年4月)的第5.3.2章和附录b、c)中有更为详细和准确的记录。图25是表示对于编码速率7/15的编码字长16200的ldpc编码的奇偶比特累加器的地址的图，图26是表示对于编码速率8/15的编码字长16200的ldpc编码的奇偶比特累加器的地址的图。并列或循环系数(cyclicfactor)与dvb-s2相同是360。另外，图25和图26的表述与非专利文献3的记载内容为基准，如果是本领域技术人员应当可以按照图25和图26理解其ldpc编码。以下记载了非专利文献3(etsien302307v1.2.1(2009年4月)的第5.3.2章与附录b、c)的记载内容的图25的适用例。ldpc编码器，如数1所示，将尺寸kldpc的信息块(bch编码器的输入)i有组织地编码为尺寸nldpc的ldpc编码c。[数1]时其中信息比特奇偶比特(数1)其中，编码速率7/15的情况下，ldpc编码的参数(nldpc，kldpc)为(16200,7560)。ldpc编码器的作用在于按照kldpc个的信息比特的每一个块，确定nldpc-kldpc个的奇偶比特。其顺序如下所示。首先，将奇偶比特按照数2所示进行初始化。[数2]将第1个信息比特i0累计在图25的第1行所指定的各奇偶比特地址中。具体而言，进行数3的计算。[数3]其中是排他的逻辑和对于接下来的359个信息比特im(m＝1,2,……，359)，将im累计在各奇偶校验地址{x+(mmod360)×q}mod(nldpc－kldpc)上。其中，x表示与第1个信息比特i0对应的奇偶比特累加器的地址，q表示依存于编码速率7/15的系数24。q是由q＝(nldpc－kldpc)/360得到的。对于第361个信息比特i360，其奇偶比特累加器的地址为图25的第2行所示。通过相同手段，接下来的359个信息比特im(m＝361,362,……，719)对应的奇偶比特累加器的地址由{x+(mmod360)×q}mod(nldpc－kldpc)得出。其中，x是第360个信息比特i360对应的奇偶比特累加器的地址，即，图25第2行中记载的奇偶比特累加器的地址。为了找出奇偶比特累加器的地址，360个新信息比特群的每一个群中，图25的新行使用与上述相同的方法。在对全部信息比特实施之后，按照如下顺序获得最终的奇偶比特。从i＝1开始连续进行数4的计算。[数4]其中是排他的逻辑和pi(i＝0,1,……，nldpc-kldpc＝1)的最终内容与奇偶比特pi相等。另外，图26的情况下，上述适用例中的图25各行的值通过置换为图26的各行的值得以实现。其中，ldpc编码的参数(nldpc，kldpc)为(16200，8640)，q＝21。但是，上述的ldpc编码的说明是根据dvb-s2的表述内容，如果根据dvb-t2和dvb-ngh的表述内容，例如，上述的q为qldpc。在dvb-ngh标准下，对于16qam星座、64qam星座、以及256qam星座的每一个星座，其编码速率7/15、8/15，目前由比特-单元多路分离器进行的排列没有被定义。与dvb-t2相同，在qpsk(4qam)星座中，不需要由比特-单元多路分离器进行的排列。其理由如下：利用qpsk星座进行编码后的2个比特的鲁棒等级互相相同。为了与不同的qam星座尺寸结合以及在不同的接收环境下，将编码速率7/15、8/15的新ldpc编码的性能最大化，要求一种针对比特-单元多路分离的新的最优化的排列规则。具体实施方式以下参照附图对本发明的实施方式进行详细说明。但是，实施方式的说明不应该理解为限定本发明的内容，而是应该理解为仅是本发明的常用原理的示例。本领域技术人员应该知道，在补充(其2)中提到的本实施方式的常用原理是可以适用于不同的情形和本申请中没有明确记载的手段。以下说明的本发明的实施方式多数涉及dvb-ngh系统。新的dvb-ngh标准是修改面向移动设备的数字广播用的dvb-h标准，接续在dvb-h标准之后的标准。虽然还没有最终确定，但对于dvb-ngh系统预定采用与上述“发明人进行发明的过程”中说明的dbv-t2子系统之一相同的构造。然而，这并不限制本发明的保护范围。实际上，本发明的实施方式可以适用于具有补充(其2)中记载的结构特征的所有系统。本发明的各实施方式对输入到qam映射器之前的发送比特提供进行比特信号处理的系统。再者，本发明的各实施方式对由qam解映射器所输出的接收比特提供进行比特信号处理(与在发送侧对发送比特所进行的比特信号处理相反的处理)的系统。例如，包括声音信号和/或视频信号的数字信号由发送机进行发送或广播，由接收机(例如，移动终端)进行接收。<发送端>以下，参照附图说明本发明的实施方式的bicm编码器。其中，bicm编码器是发送机所具备的设备。图15是表示本发明的实施方式的bicm编码器的结构的框图。图15所示出的bicm编码器，基本参考图1-图14后可知，其与“发明人进行发明的过程”中详细说明的dvb-t2标准的bicm编码器对应。图15所示的bicm编码器100具备fec编码器110、比特交织器120、比特-单元多路分离器130以及qam映射器140。fec编码器110具备bch编码器111和ldpc编码器115。另外，补充(其2)的内容，也可以适用于例如，不具备ldpc编码器115前段的bch编码器111的系统，以及，将ldpc编码器115前段的bch编码器111置换为使用其他编码的编码器的系统。bch编码器111中被输入特别是由声音信号和/或视频信号灯的信息比特所构成的数字信号(基带信号)。bch编码器111通过将被输入的基带帧进行bch编码，生成bch奇偶校验，并且将包含bch奇偶校验的bch编码字输出到ldpc编码器115。ldpc编码器115通过使用特定的ldpc编码对bch编码字进行编码而生成ldpc奇偶校验。其中，在这种情况下，实施方式中所使用的ldpc编码是基于图25的编码速率7/15编码字长为16200的ldpc编码，或者是基于图26的编码速率8/15编码字长为16200的ldpc编码。ldpc编码器115将ldpc编码的结果中获得的包括ldpc奇偶校验的nldpc＝16200比特的ldpc编码字(由nldpc＝16200构成的数据包的比特流)输出到比特交织器120。另外，应该注意的是，由nldpc＝64000比特构成的数据包的比特流的ldcp编码器115的输出，对于dvb-ngh标准的面向移动设备的信号的发送和接收还没有被预定。为了实施根据作为参考而引用的dvb-t2标准的第6.1.3章中说明的奇偶交织和列扭曲交织，16200比特的ldpc编码字被输入到比特交织其120。比特交织器120具备奇偶交织器121和列-行交织器125。奇偶交织器121进行对于16200比特的ldpc编码字，改变其奇偶校验部分的比特的排列顺序的奇偶交织，并输出到列-行交织器125中。具体而言，如果将奇偶交织器121的输入设为λ，奇偶交织器121的输出设为u，奇偶交织器121进行数5所示的计算。[数5]ui＝λi:0≤i＜kldpc其中，在数5中，kldpc为ldpc编码字的信息比特的数，信息比特不进行交织。奇偶校验行列的循环系数(cyclicfactor)为360。编码速率7/15的情况下qldpc＝24，编码速率8/15的情况下qldpc＝21。列-行交织器125，对将从奇偶交织器121接收的奇偶交织后的16200比特的ldpc编码字进行列扭曲交织(伴随扭曲的列-行交织)，并将列扭曲交织后的16200比特的ldpc编码字输出到比特-单元多路分离器130。列-行交织器125，其行列要素的数(列数和行数的乘积值)的ldpc编码字的比特数为16200，列-行交织器，在列扭曲交织时，将qam映射器140中所使用的对应调制的种类而不同世代(列数和行数不同)的交织行列。如前所述，16qam中nldpc＝16200的情况下，行数nr＝2025,列数nc＝8；64qam中nldpc＝16200的情况下，行数nr＝1350,列数nc＝12；256qam中nldpc＝16200的情况下，行数nr＝2025,列数nc＝8。列-行交织器125，考虑列扭曲以及列8和列12后，一边将在每列中开始写入位置仅扭曲表2中示出的扭曲参数tc,一边将从奇偶交织器1121输出的16200比特(奇偶交织后的ldpc编码字)在列方向连续地写入交织器行列，并将写入交织器行列的16200比特，在行方向连续地读出(参考图4、图5以及图6)。然而，值得注意的是：本发明的实施方式，尤其是使用了比特-单元多路分离器的各排列规则中，可以适用表2中列举的列扭曲参数的值以外的任意的值。并且，列扭曲交织是dvb-t2系统的一部分，因此不论是否成为dvb-ngh系统的一部分，本发明的实施方式也可以适用于无列扭曲的列-行交织处理。比特-单元多路分离器130将由列-行交织器125进行列扭曲交织处理后的16200比特的ldpc编码字，对应于本发明的实施方式的各实施例进行排列。所适用的排列处理，尤其是排列规则依存于：(1)以ldpc编码的编码字长和编码速率为特征的、由ldpc编码器115使用的ldpc编码字，以及(2)qam映射器140使用的qam星座尺寸。比特-单元多路分离器130，如前所述，将由比特交织器120输入的比特交织后的ldpc编码字的比特复用分离为并列单元字。之后，比特-单元多路分离器130按照排列后的单元字对应特定的qam映射被映射到星座符号的方式，进行排列。输出qam数据单元的数(单元字的数)与有效的1个单元字的单元数ηmod与“发明人进行发明的过程”中说明的dvb-t2对应的数相同。尤其qam数据单元是：qpsk(4qam)中为8100单元，160qam中为4050单元，64qam中为2700单元，256qam中为2025单元。以下，使用图16-图19说明图15的比特-单元多路分离器130。图16是表示图15的比特-单元多路分离器130的输入和输出的图。比特交织器120所输出的比特流，如图16所示，由比特-单元多路分离器130复用分离为子比特流。子比特流数nsubstreams与dvb-t2相同。子比特流数，特别在qpsk(4qam)星座中为2，16qam星座中为8，64qam星座中为12，256qam星座中为8。比特-单元多路分离的复用分离后，从输入比特bdi到输出比特be,do的排列通过交织来实施。其中，do是didivnsubstreams，div是di除以nsubstreams的除法运算结果的返回整数部分的函数。e是复用分离后的比特流(比特-单元多路分离器1130所输出的子比特流)编号(0≤e≤nsubstreams)。vdi是输入到比特-单元多路分离器130的输入比特，di是输入比特编号。be，d0是比特-单元多路分离器130输出的输出比特，do是比特-单元多路分离器130所输出的子比特流的比特编号。图17是表示16qam星座的情况下的比特-单元多路分离器的结构的框图。其中，子比特流数nsubstreams为8，各子比特流的比特数为16200/8＝2025。图17中所示的比特-单元多路分离器130a具备简易多路分离器131a和多路排列分离器135a。简易多路分离器131a接收来自比特交织器120的1比特流(v0、v1、v2、……)，将其复用分离为第1子比特流(v0.0、v0.1、v0,2、……)到第8子比特流(v7.0、v7.1、v7.2、……)的8子比特流，并输出到多路排列分离器135a。另外，简易多路分离器131a的输出比特vi.j对应于简易多路分离器131a的输入比特vi+8×j。多路排列分离器135a接收来自简易多路分离器131a的8子比特流，对接收的8子比特流进行改变排列顺序的排列，输出排列后的8子比特流。如图17所示，多路排列分离器135a的输出比特b0.i～b7.i(i＝0,1,2，……)包含2单元字(y0,2×i～y3,2×i,y0,2×i+1～y3,2×i+1)，各单元字被发送到16qam用的qam映射器140。图18是表示64qam星座的情况下的比特-单元多路分离器的结构的框图。并且，子比特流数nsubstreams为12，各子比特流的比特数为16200/12＝1350。图18所示的比特-单元多路分离器130b具备简易多路分离器131b和多路排列分离器135b。简易多路分离器131b接收来自比特交织器120的1比特流(v0、v1、v2、……)，将其复用分离为第1子比特流(v0.0、v0.1、v0,2、……)到第12子比特流(v11.0、v11.1、v11.2、……)的12子比特流，并输出到多路排列分离器135b。另外，简易多路分离器131b的输出比特vi.j对应于简易多路分离器131b的输入比特vi+12×j。多路排列分离器135b接收来自简易多路分离器131b的12子比特流，对接收的12子比特流进行改变排列顺序的排列，输出排列后的12子比特流。如图18所示，多路排列分离器135b的输出比特b0.i～b11.i(i＝0,1,2，……)包含2单元字(y0,2×i～y5,2×i,y0,2×i+1～y5,2×i+1)，各单元字被发送到64qam用的qam映射器1140。图19是表示256qam星座的情况下的比特-单元多路分离器的结构的框图。并且，子比特流数nsubstreams为8，各子比特流的比特数为16200/8＝2025。图19所示的比特-单元多路分离器130c具备简易多路分离器131c和多路排列分离器135c。简易多路分离器131c接收来自比特交织器120的1比特流(v0、v1、v2、……)，将其复用分离为第1子比特流(v0.0、v0.1、v0,2、……)到第8子比特流(v7.0、v7.1、v7.2、……)的8子比特流，并输出到多路排列分离器135c。另外，简易多路分离器131c的输出比特vi.j对应于简易多路分离器131c的输出比特vi+8×j。多路排列分离器135c接收来自简易多路分离器131c的8子比特流，对接收的8子比特流进行改变排列顺序的排列，输出排列后的8子比特流。如图19所示，多路排列分离器135c的输出比特b0.i～b7.i(i＝0,1,2，……)包含1个单元字(y0，i～y7，i)，单元字被发送到256qam用的qam映射器140。比特-单元多路分离器130(130a～130c)进行的处理结果所得到的单元字被连续输出到图15的qam映射器140。qam映射器140按照图12、图13以及图14的特定的16qam、64qam和256qam，即，dvb-t2标准中使用的比特标记将单元字(比特-单元多路分离器的输出)映射为星座符号。接着，复用分离参数对应于为了适用对于不同的ldpc编码与不同的调制方法的排列方案的本发明的实施方式的各实施例被示出。下一个排列被适用于表示图15的一部分的图17-图19的比特-单元多路分离器的多路排列分离器。以下，详细说明比特-单元多路分离器内的使用了多路排列分离器的排列规则的如下3种情况：(情况a)ldpc编码器所使用的编码为图25的编码速率7/15编码字长16200比特的ldpc编码，qam映射器使用的qam星座为64qam星座的情况；(情况b)ldpc编码器所使用的编码为图25的编码速率7/15编码字长16200比特的ldpc编码，qam映射器使用的qam星座为256qam星座的情况；(情况c)ldpc编码器所使用的编码为图26的编码速率8/15编码字长16200比特的ldpc编码，qam映射器使用的qam星座为64qam星座的情况。(情况a)以下记载了本发明的实施方式的一例中的图18的比特-单元多路分离器130b的处理。该例子是关于：ldpc编码器15使用基于图25的编码速率7/15编码字长16200比特的ldpc编码，qam映射器140使用64qam作为调制方式的情况。多路排列分离器135b的排列在按照交织器行列的行方向被读出，接着被复用分离的1行的12比特上，如图18所述被执行。多路分离处理后，多路排列分离器135b按照接下来的排列规则，将12输入比特vdi(vdi,do)排列为12输出比特be(be,do)。排列规则为：v0＝b2,v1＝b4,v2＝b0,v3＝b1,v4＝b3,v5＝b6,v6＝b5,v7＝b8，v8＝b10,v9＝b7,v10＝b11,v11＝b9。上述排列后，2个单元字对于各be被提取。2个单元字y0-5按照被映射到2个连续的调制符号的方式，被输出到64qam用的qam映射器140。(情况b)以下记载了本发明的实施方式的另一例中的图19的比特-单元多路分离器130c的处理。该另一例是关于：ldpc编码器115使用基于图25的编码速率7/15编码字长16200比特的ldpc编码，qam映射器140使用256qam作为调制方式的情况。多路排列分离器135c的排列在按照交织器行列的行方向被读出，接着被复用分离的1行的8比特上，如图19所述被执行。多路分离处理后，多路排列分离器135c按照接下来的排列规则，将8输入比特vdi(vdi,do)排列为8输出比特be(be,do)。排列规则为：v0＝b2,v1＝b6,v2＝b0,v3＝b1,v4＝b4,v5＝b5,v6＝b3,v7＝b7。上述排列后，1个单元字对于各be被提取。1个单元字y0-7按照被映射到1个连续的调制符号的方式，被输出到256qam用的qam映射器140。(情况c)以下记载了本发明的实施方式的再一其他例子中的图18的比特-单元多路分离器130b的处理。该再一其他例子是关于：ldpc编码器115使用基于图26的编码速率8/15编码字长16200比特的ldpc编码，qam映射器140使用64qam作为调制方式的情况。多路排列分离器135b的排列在按照交织器行列的行方向被读出，接着被复用分离的1行的12比特上，如图18所述被执行。多路分离处理后，多路排列分离器135b按照接下来的排列规则，将12输入比特vdi(vdi,do)排列为12输出比特be(be,do)。排列规则为：v0＝b0,v1＝b4,v2＝b5,v3＝b1,v4＝b6,v5＝b7,v6＝b2,v7＝b10，v8＝b3,v9＝b8,v10＝b9,v11＝b11。上述排列后，2个单元字对于各be被提取。2个单元字y0-5按照被映射到2个连续的调制符号的方式，被输出到64qam用的qam映射器140。<接收端>以下，参照附图说明本发明的实施方式的bicm解码器。并且，bicm解码器是接收机具备的设备。其中，具备本发明的实施方式的bicm解码器的设备，可以列举出：移动设备、移动电话、平板电脑、笔记本电脑、电视等。接收机的bicm解码器的处理，基本上与发送机的bicm编码器中进行的如前所述的处理相反。总而言之，复杂单元被实施基于星座映射(qpsk、16qam、64qam、256qam)的解调处理，并确定传输的比特单元字。1个单元字(256qam的情况)或2个单元字(16qam、64qam的情况)按照发送侧进行的排列以及相反排列规则被实施比特排列。接着，其被复用为比特流。另外，比特流由列-行交织器被实施列-行交织，并且，由奇偶交织器被实施奇偶交织。通过奇偶交织器被实施奇偶交织的比特仅为奇偶比特。奇偶交织器的输出比特由对应在发送侧使用ldpc编码的ldpc编码的ldpc解码器被解码，并且输出编码后的比特的流。以下，详细说明bicm解码器。图20是表示本发明的实施方式的bicm解码器的结构的图。图20所示的bicm解码器300具备qam解映射器310、单元-比特多路分离器320、比特交织器330以及fec解码器340。qam解映射器310按照特定的调制方式(16qam、64qam、2560qam等)解调复杂单元，并且将其结果中所获得的单元字输出到单元-比特多路分离器320。其中，单元字的比特数相对于16qam、64qam以及2560qam分别为4、6和8。qam解映射器310中所执行的qam解调对应于发送机的qam映射器140中所执行的qam的调制。假设，发送机的qam映射器140根据图12的dvb-t2标记执行16qam的调制，那么qam解映射器310按照与图12相同的16qam执行调制，由此，各调制符号(复杂单元)被解调成4比特的单元字。与其相同的内容可以说明图11、图13和图14的全部qam调制。单元-比特多路分离器320包括排列块和多路复用块。在接受侧，排列块按照与依存于调制方式和ldpc编码的发送侧使用的排列规则相反的排列规则，对解调后的比特进行处理。以下，利用图21-图24说明图20的单元-比特多路分离器330。图21是表示图20的单元-比特多路分离器320的输入和输出的图。由输入比特b构成的单元字y被输入到单元-比特多路复用器320，并且为了生成输出字v，由单元-比特多路复用器320被排列。图22是表示16qam星座的情况下的单元-比特多路复用器的结构的框图。图22所示的单元-比特多路复用器320a具备逆多路排列分离器321a和简易多路复用器325a。逆多路排列分离器321a中被输入来自16qam用的qam解映射器140的8子比特流(4比特y0-3的单元字的2个8比特b0-7)。逆多路排列分离器321a进行改变所接收的8子比特流的排列顺序的排列(回到由发送侧的多路排列分离器135a所改变顺序前的排列顺序的排列)，将排列后的8子比特流输出到简易多路分离器325a。简易多路分离器325a将排列后的8子比特流复用输出到16200比特的1比特流。另外，简易多路分离器325a的输出比特vi+8×j,对应于简易多路分离器325a的输入比特vi,j。图23是表示64qam星座的情况下的单元-比特多路复用器的结构的框图。图23所示的单元-比特多路复用器320b具备逆多路排列分离器321b和简易多路复用器325b。逆多路排列分离器321b中被输入来自64qam用的qam解映射器140的12子比特流(6比特y0-5的单元字的2个12比特b0-11)。逆多路排列分离器321b进行改变所接收的12子比特流的排列顺序的排列(回到由发送侧的多路排列分离器135b所改变顺序前的排列顺序的排列)，将排列后的12子比特流输出到简易多路分离器325b。简易多路分离器325b将排列后的12子比特流复用输出到16200比特的1比特流。另外，简易多路分离器325b的输出比特vi+12×j,对应于简易多路分离器325b的输入比特vi,j。图24是表示256qam星座的情况下的单元-比特多路复用器的结构的框图。图24所示的单元-比特多路复用器320c具备逆多路排列分离器321c和简易多路复用器325c。逆多路排列分离器321c中被输入来自256qam用的qam解映射器140的8子比特流(8比特y0-7的单元字的1个8比特b0-7)。逆多路排列分离器321c进行改变所接收的8子比特流的排列顺序的排列(回到由发送侧的多路排列分离器135c所改变顺序前的排列顺序的排列)，将排列后的8子比特流输出到简易多路分离器325c。简易多路分离器325c将排列后的8子比特流复用输出到16200比特的1比特流。另外，简易多路分离器325c的输出比特vi+8×j,对应于简易多路分离器325c的输入比特vi,j。以下详细说明在逆多路排列分离器使用的排列规则。比特解交织器330具备列-行交织器331和奇偶交织器335。列-行解交织器331中，由单元-比特多路复用器320(320a—320c)被输入由16200比特v(v0、v1、v2、……)构成的比特流。列-行解交织器331对被输入的16200比特，进行伴随扭曲的列-行解交织(列扭曲交织)。具体而言，列-行解交织器331将被输入的16200比特在行方向连续地写入解交织器行列，并一边将在每列中开始读出位置仅扭曲表2中示出的扭曲参数tc,一边将写入到解交织器行列的16200比特，在列方向连续地读出。解交织器行列的大小依存于qam解映射器310进行的解调处理中使用的星座尺寸和ldpc解码器341进行的ldpc解调处理中使用的ldpc编码的编码字长。更详细而言，ldpc编码的编码字长为16200比特的情况下，解交织器行列在16qam中是8列2025行，在64qam中是12列1350行，256qam中是8列2025行。其中，列-行解交织器331使用的扭曲参数tc的值与列-行交织器125使用的扭曲参数tc的值相同即可。另外，列-行交织器125在进行不伴随扭曲的列-行交织的情况下，列-行解交织器331进行不伴随扭曲的列-行解交织即可。奇偶解交织器335进行改变列-行解交织器331所输入的比特中的ldpc奇偶比特部分的排列顺序的解奇偶交织(返回到发送侧的奇偶交织器12改变排列顺序之前的排列顺序的处理)(参考数5)。fec解码器340具备ldpc解码器341和bch解码器345。另外，补充(其2)的记载内容，也可以适用于例如，不具备ldpc解码器341后段的bch解码器345的系统，以及，将ldpc解码器341后段的bch解码器345置换为使用其他编码的解码器的系统。ldpc解码器341利用在发送机的图15的ldpc编码器115的编码中使用的、基于图25的编码速率7/15编码字长为16200比特的ldpc编码或基于图26的编码速率8/15编码字长为16200的ldpc编码，进行解调。bch解码器345对ldpc解码器341的解调结果进行bch解调处理。以下，详细说明单元-比特多路复用器内的使用了多路排列器的排列规则的如下3种情况：(情况a)ldpc解码器所使用的编码为图25的编码速率7/15编码字长16200比特的ldpc编码，qam解映射器进行64qam解调的情况；(情况b)ldpc解码器所使用的编码为图25的编码速率7/15编码字长16200比特的ldpc编码，qam解映射器进行256qam解调的情况；(情况c)ldpc解码器所使用的编码为图26的编码速率8/15编码字长16200比特的ldpc编码，qam解映射器进行64qam解调的情况。(情况a)以下记载了本发明的实施方式的一例中的图23的单元-比特多路复用器320b的处理。该例子是关于：ldpc解码器341使用基于图25的编码速率7/15编码字长16200比特的ldpc编码，qam解映射器310进行64qam解调的情况。逆多路排列器321b的排列在由qam解映射器310所连续输入的12比特上，如图23所述那样被执行。排列处理中，逆多路排列器321b按照接下来的排列规则，将2个单元字的12输入比特be(be,do)排列为12输出比特vdi(vdi,do)。排列规则为：v0＝b2,v1＝b4,v2＝b0,v3＝b1,v4＝b3,v5＝b6,v6＝b5,v7＝b8，v8＝b10,v9＝b7,v10＝b11,v11＝b9。被进行如上所述排列后的比特v由简易多路复用器325被复用。(情况b)以下记载了本发明的实施方式的另一例中的图24的单元-比特多路复用器320c的处理。该另一例子是关于：ldpc解码器341使用基于图25的编码速率7/15编码字长16200比特的ldpc编码，qam解映射器310进行64qam解调的情况。逆多路排列器321b的排列在由qam解映射器310所连续输入的8比特上，如图24所述那样被执行。排列处理中，逆多路排列器321c按照接下来的排列规则，将1个单元字的8输入比特be(be,do)排列为8输出比特vdi(vdi,do)。排列规则为：v0＝b2,v1＝b6,v2＝b0,v3＝b1,v4＝b4,v5＝b5,v6＝b3,v7＝b7。被进行如上所述排列后的比特v由简易多路复用器325c被复用。(情况c)以下记载了本发明的实施方式的再一其他例中的图23的单元-比特多路复用器320b的处理。该再一其他例子是关于：ldpc解码器341使用基于图26的编码速率8/15编码字长16200比特的ldpc编码，qam解映射器310进行64qam解调的情况。逆多路排列器321b的排列在由qam解映射器310所连续输入的12比特上，如图23所述那样被执行。排列处理中，逆多路排列器321b按照接下来的排列规则，将2个单元字的12输入比特be(be,do)排列为8输出比特vdi(vdi,do)。排列规则为：v0＝b0,v1＝b4,v2＝b5,v3＝b1,v4＝b6,v5＝b7,v6＝b2,v7＝b10，v8＝b3,v9＝b8,v10＝b9,v11＝b11。被进行如上所述排列后的比特v由简易多路复用器325b被复用。图18、图19的多路解排列器135b、135c和图23、图24的逆多路解排列器321b、325c所使用的排列规则被总结于表3。[表3]上述的发明人进行发明的过程的说明，是为了使补充(其2)的记载内容更加容易理解，但不应该将其理解为补充(其2)的记载内容限定了移动通信网络中的处理和功能所记载的特殊的设备情况。但是，实施方式中记载的改良可以快速地适用于发明人进行发明过程中所说明的架构或系统，也可以将几个实施方式按照架构或者系统的标准或改良的顺序使用。我们预期本领域技术人员可以理解，多种变形和/或改良并不脱离广泛记载补充(其2)的记载内容的精神和目的，而是对于补充(其2)所记载的内容而形成的。《补充(其1)》本发明并不限定于上述的实施方式中说明的内容，为了实现本发明的目的及其相关或附属的目的而成的各种方式都可以被实施，例如，也可以如下所述。(1)上述的实施方式也可以是关于使用了硬件和软件的设备。上述的实施方式也可以是使用计算机设备(处理器)被安装或执行的。计算机设备或处理器，例如可以是主处理器/常用处理器(generalpurposeprocessor)、数字信号处理器(dsp)、asic(applicationspecificintegratedcircuit)、fpga(fieldprogrammablegatearray)以及其他可编程逻辑设备等。上述的实施方式也可以由上述设备的组合被安装或执行。(2)上述的实施方式也可以由处理器，或者，直接硬件所执行，也可以由软件模块的组合所实现。或者，也可以是软件模块和硬件设备的组合。软件模块可以保存在各种计算机可读取的存储介质，例如，ram、eprom、eeprom、快闪记忆体、寄存器、硬盘、cd-rom、dvd等。《补充(其2)》实施方式中相关的发送处理方法、发送机、接收处理方法以及接收机及其效果可以总结如下。(1)第1发送处理方法，其特征在于，所述第1发送处理方法具有如下步骤：编码步骤，根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，对信息比特进行编码；比特交织步骤，针对所述编码步骤中编码的结果所得到的编码字的比特，进行奇偶交织以及伴随扭曲或者不伴随扭曲的列-行交织；比特-单元多路分离步骤，将所述比特交织步骤中比特交织后的比特所构成的比特序列分离为12比特序列，按照规定的排列规则，进行改变该12比特序列的排列顺序的排列；以及映射步骤，按照64qam(quadratureamplitudemodulation)星座，对所述比特-单元多路分离步骤的处理结果所得到的6比特的各单元字进行映射；将所述排列前的第i(i＝0～7)比特序列的比特设为vi，将所述排列后的第i(i＝0～11)比特序列的比特设为bi，则所述规定的排列规则为v0＝b2,v1＝b4,v2＝b0,v3＝b1,v4＝b3,v5＝b6,v6＝b5,v7＝b8,v8＝b10,v9＝b7,v10＝b11,v11＝b9。第1发送机，其特征在于，所述第1发送机具有：编码器，其根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，对信息比特进行编码；比特交织器，其针对所述编码器中编码的结果所得到的编码字的比特，进行排列以及伴随扭曲或者不伴随扭曲的列-行交织；比特-单元多路分离器，其将所述比特交织器中比特交织后的比特所构成的比特序列分离为12比特序列，按照规定的排列规则，进行改变该12比特序列的排列顺序的排列；以及映射器，其按照64qam(quadratureamplitudemodulation)星座，将所述比特-单元多路分离器的处理结果所得到的6比特的各单元字分别进行映射；将所述排列前的第i(i＝0～11)比特序列的比特设为vi，将所述排列后的第i(i＝0～11)比特序列的比特设为bi，则所述规定的排列规则为v0＝b2,v1＝b4,v2＝b0,v3＝b1,v4＝b3,v5＝b6,v6＝b5,v7＝b8,v8＝b10,v9＝b7,v10＝b11,v11＝b9。第1接收处理方法，其特征在于，所述第1接收处理方法具有如下步骤：解映射步骤，按照64qam(quadratureamplitudemodulation)星座对复杂单元进行解映射；单元-比特多路复用步骤，按照规定的排列规则，对基于所述解映射步骤的处理结果的12比特序列，进行改变该12序列的排列顺序的排列，将该排列后的12序列复用为1比特序列；比特解交织步骤，针对所述复用结果所得到的1比特序列的比特，进行伴随扭曲或者不伴随扭曲的列-行解交织和奇偶解交织；解码步骤，根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，将所述比特解交织步骤的比特解交织后的比特进行解码；将所述排列前的第i(i＝0～11)比特序列的比特设为bi，将所述排列后的第i(i＝0～11)比特序列的比特设为vi，则所述规定的排列规则为v0＝b2,v1＝b4,v2＝b0,v3＝b1,v4＝b3,v5＝b6,v6＝b5,v7＝b8,v8＝b10,v9＝b7,v10＝b11,v11＝b9。第1接收机，其特征在于，所述第1接收机具有：解映射器，其按照64qam(quadratureamplitudemodulation)星座，对复杂单元进行解映射；单元-比特多路复用器，其按照规定的排列规则，对基于所述解映射器的处理结果的12比特序列，进行改变该12比特序列的排列顺序的排列，将该排列后的12比特序列复用为1比特序列；比特解交织器，其针对所述复用结果所得到的1比特序列的比特，进行伴随扭曲或者不伴随扭曲的列-行解交织和奇偶解交织；解码器，其根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，对所述比特解交织器的比特解交织后的比特进行解码；将所述排列前的第i(i＝0～11)比特序列的比特设为bi，将所述排列后的第i(i＝0～11)比特序列的比特设为vi，则所述规定的排列规则为v0＝b2,v1＝b4,v2＝b0,v3＝b1,v4＝b3,v5＝b6,v6＝b5,v7＝b8,v8＝b10,v9＝b7,v10＝b11,v11＝b9。分别根据上述发送处理方法和发送机，映射前适用于ldpc编码字的比特的排列规则成为对应于发送机和接收机中使用的ldpc编码和星座的合适的规则，由此提高接收机的接收性能。分别根据上述接收处理方法和接收机，适用于解映射的结果中所获得的比特的排列规则成为对应于发送机和接收机中使用的ldpc编码和星座的合适的规则，由此提高接收机的接收性能。(2)第2发送处理方法，其特征在于，所述第2发送处理方法具有如下步骤：编码步骤，根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，对信息比特进行编码；比特交织步骤，针对所述编码步骤中编码的结果所得到的编码字的比特，进行奇偶交织以及伴随扭曲或者不伴随扭曲的列-行交织；比特-单元多路分离步骤，将所述比特交织步骤中比特交织后的比特所构成的比特序列分离为8比特序列，按照规定的排列规则，进行改变该8比特序列的排列顺序的排列；以及映射步骤，按照256qam(quadratureamplitudemodulation)星座，对所述比特-单元多路分离步骤的处理结果所得到的8比特的各单元字进行映射；将所述排列前的第i(i＝0～7)比特序列的比特设为vi，将所述排列后的第i(i＝0～11)比特序列的比特设为bi，则所述规定的排列规则为v0＝b2,v1＝b6,v2＝b0,v3＝b1,v4＝b4,v5＝b5,v6＝b3,v7＝b7。第2发送机，其特征在于，所述第2发送机具有：编码器，其根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，对信息比特进行编码；比特交织器，其针对所述编码器中编码的结果所得到的编码字的比特，进行排列以及伴随扭曲或者不伴随扭曲的列-行交织；比特-单元多路分离器，其将所述比特交织器中比特交织后的比特所构成的比特序列分离为8比特序列，按照规定的排列规则，进行改变该8比特序列的排列顺序的排列；以及映射器，其按照256qam(quadratureamplitudemodulation)星座，将所述比特-单元多路分离器的处理结果所得到的8比特的各单元字分别进行映射；将所述排列前的第i(i＝0～7)比特序列的比特设为vi，将所述排列后的第i(i＝0～7)比特序列的比特设为bi，则所述规定的排列规则为v0＝b2,v1＝b6,v2＝b0,v3＝b1,v4＝b4,v5＝b5,v6＝b3,v7＝b7。第2接收处理方法，其特征在于，所述第2接收处理方法具有如下步骤：解映射步骤，按照256qam(quadratureamplitudemodulation)星座对复杂单元进行解映射；单元-比特多路复用步骤，按照规定的排列规则，对基于所述解映射步骤的处理结果的8比特序列，进行改变该8序列的排列顺序的排列，将该排列后的8序列复用为1比特序列；比特解交织步骤，针对所述复用结果所得到的1比特序列的比特，进行伴随扭曲或者不伴随扭曲的列-行解交织和奇偶解交织；解码步骤，根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，将所述比特解交织步骤的比特解交织后的比特进行解码；将所述排列前的第i(i＝0～7)比特序列的比特设为bi，将所述排列后的第i(i＝0～7)比特序列的比特设为vi，则所述规定的排列规则为v0＝b2,v1＝b6,v2＝b0,v3＝b1,v4＝b4,v5＝b5,v6＝b3,v7＝b7。第2接收机，其特征在于，所述第2接收机具有：解映射器，其按照256qam(quadratureamplitudemodulation)星座，对复杂单元进行解映射；单元-比特多路复用器，其按照规定的排列规则，对基于所述解映射器的处理结果的8比特序列，进行改变该8比特序列的排列顺序的排列，将该排列后的8比特序列复用为1比特序列；比特解交织器，其针对所述复用结果所得到的1比特序列的比特，进行伴随扭曲或者不伴随扭曲的列-行解交织和奇偶解交织；解码器，其根据基于图25的编码速率7/15和编码字长16200的低密度奇偶校验码，对所述比特解交织器的比特解交织后的比特进行解码；将所述排列前的第i(i＝0～7)比特序列的比特设为bi，将所述排列后的第i(i＝0～7)比特序列的比特设为vi，则所述规定的排列规则为v0＝b2,v1＝b6,v2＝b0,v3＝b1,v4＝b4,v5＝b5,v6＝b3,v7＝b7。分别根据上述发送处理方法和发送机，映射前适用于ldpc编码字的比特的排列规则成为对应于发送机和接收机中使用的ldpc编码和星座的合适的规则，由此提高接收机的接收性能。分别根据上述接收处理方法和接收机，适用于解映射的结果中所获得的比特的排列规则成为对应于发送机和接收机中使用的ldpc编码和星座的合适的规则，由此提高接收机的接收性能。(3)第3发送处理方法，其特征在于，所述第3发送处理方法具有如下步骤：编码步骤，根据基于图26的编码速率8/15和编码字长16200的低密度奇偶校验码，对信息比特进行编码；比特交织步骤，针对所述编码步骤中编码的结果所得到的编码字的比特，进行奇偶交织以及伴随扭曲或者不伴随扭曲的列-行交织；比特-单元多路分离步骤，将所述比特交织步骤中比特交织后的比特所构成的比特序列分离为12比特序列，按照规定的排列规则，进行改变该12比特序列的排列顺序的排列；以及映射步骤，按照64qam(quadratureamplitudemodulation)星座，对所述比特-单元多路分离步骤的处理结果所得到的6比特的各单元字进行映射；将所述排列前的第i(i＝0～11)比特序列的比特设为vi，将所述排列后的第i(i＝0～11)比特序列的比特设为bi，则所述规定的排列规则为v0＝b0,v1＝b4,v2＝b5,v3＝b1,v4＝b6,v5＝b7,v6＝b2,v7＝b10,v8＝b3,v9＝b8,v10＝b9,v11＝b11。第3发送机，其特征在于，所述第3发送机具有：编码器，其根据基于图26的编码速率8/15和编码字长16200的低密度奇偶校验码，对信息比特进行编码；比特交织器，其针对所述编码器中编码的结果所得到的编码字的比特，进行排列以及伴随扭曲或者不伴随扭曲的列-行交织；比特-单元多路分离器，其将所述比特交织器中比特交织后的比特所构成的比特序列分离为12比特序列，按照规定的排列规则，进行改变该12比特序列的排列顺序的排列；以及映射器，其按照64qam(quadratureamplitudemodulation)星座，将所述比特-单元多路分离器的处理结果所得到的6比特的各单元字分别进行映射；将所述排列前的第i(i＝0～11)比特序列的比特设为vi，将所述排列后的第i(i＝0～11)比特序列的比特设为bi，则所述规定的排列规则为v0＝b0,v1＝b4,v2＝b5,v3＝b1,v4＝b6,v5＝b7,v6＝b2,v7＝b10,v8＝b3,v9＝b8,v10＝b9,v11＝b11。第3接收处理方法，其特征在于，所述第3接收处理方法具有如下步骤：解映射步骤，按照64qam(quadratureamplitudemodulation)星座对复杂单元进行解映射；单元-比特多路复用步骤，按照规定的排列规则，对基于所述解映射步骤的处理结果的12比特序列，进行改变该12序列的排列顺序的排列，将该排列后的12序列复用为1比特序列；比特解交织步骤，针对所述复用结果所得到的1比特序列的比特，进行伴随扭曲或者不伴随扭曲的列-行解交织和奇偶解交织；解码步骤，根据基于图26的编码速率8/15和编码字长16200的低密度奇偶校验码，将所述比特解交织步骤的比特解交织后的比特进行解码；将所述排列前的第i(i＝0～11)比特序列的比特设为bi，将所述排列后的第i(i＝0～11)比特序列的比特设为vi，则所述规定的排列规则为v0＝b0,v1＝b4,v2＝b5,v3＝b1,v4＝b6,v5＝b7,v6＝b2,v7＝b10,v8＝b3,v9＝b8,v10＝b9,v11＝b11。第3接收机，其特征在于，所述第3接收机具有：解映射器，其按照64qam(quadratureamplitudemodulation)星座，对复杂单元进行解映射；单元-比特多路复用器，其按照规定的排列规则，对基于所述解映射器的处理结果的12比特序列，进行改变该12比特序列的排列顺序的排列，将该排列后的12比特序列复用为1比特序列；比特解交织器，其针对所述复用结果所得到的1比特序列的比特，进行伴随扭曲或者不伴随扭曲的列-行解交织和奇偶解交织；解码器，其根据基于图26的编码速率8/15和编码字长16200的低密度奇偶校验码，对所述比特解交织器的比特解交织后的比特进行解码；将所述排列前的第i(i＝0～11)比特序列的比特设为bi，将所述排列后的第i(i＝0～11)比特序列的比特设为vi，则所述规定的排列规则为v0＝b0,v1＝b4,v2＝b5,v3＝b1,v4＝b6,v5＝b7,v6＝b2,v7＝b10,v8＝b3,v9＝b8,v10＝b9,v11＝b11。分别根据上述发送处理方法和发送机，映射前适用于ldpc编码字的比特的排列规则成为对应于发送机和接收机中使用的ldpc编码和星座的合适的规则，由此提高接收机的接收性能。分别根据上述接收处理方法和接收机，适用于解映射的结果中所获得的比特的排列规则成为对应于发送机和接收机中使用的ldpc编码和星座的合适的规则，由此提高接收机的接收性能。产业上的可利用性本发明可以使用利用低密度奇偶校验码的比特交织编码调制系统中的比特-单元多路分离器以及该比特-单元多路分离器对应的比特-单元多路复用器中。标号说明100：bicm编码器；110：fec编码器；111：bch编码器；115：ldpc编码器；120：比特交织器；121：奇偶交织器；125：列-行交织器；130：比特-单元多路分离器；130a—130c：比特-单元多路分离器；131：简易多路分离器；131a—131c：简易多路分离器；135：多路排列分离器；135a—135c：多路排列分离器；140：qam映射器；300：bicm解码器；310：qam解映射器；320：单元-比特多路复用器；320a—320c：单元-比特多路复用器；321：逆多路排列分离器；321a—321c：逆多路排列分离器；325：简易多路复用器；325a—325c：简易多路复用器；330：比特解交织器；331：列-行解交织器；335：奇偶交织器；340：bicm解码器341：ldpc解码器；345：bch解码器。当前第1页12