本发明涉及一种保持电路，特别是一种用于低速adc的瞬间采样保持电路。
背景技术：
在当今的电子工程领域中，很多应用都需要采集信号的峰值，根据香农采样定理，想获取信号的峰值，需要使用高速adc(模数转换电路)，但高速adc不仅价格昂贵，同时配套电路复杂，在实际情况下，一些厂商为了降低成本，通常以单片机内部adc代替高速adc；而单片机内部adc的采样频率通常只有1khz，信号峰值持续时间短，并不能理想地进行信号峰值的采集，所以要使用一种电路使信号的峰值保持下来直至adc采样。
技术实现要素：
为了克服现有技术的不足，本发明提供一种电路结构简单、精度高、抗干扰能力强的用于低速adc的瞬间采样保持电路。
本发明解决其技术问题所采用的技术方案是：
一种用于低速adc的瞬间采样保持电路，包括信号输入电路、模拟存储电路和输出缓冲电路，所述信号输入电路的输出端与所述模拟存储电路的输入端电连接，所述输出缓冲电路的输入端与所述模拟存储电路的输出端电连接。
所述信号输入电路包括运放器u1b、二极管d1、电阻r1和电容c1；所述运放器u1b的5引脚接入输入信号vin；所述运放器u1b的4引脚接12v电压；所述运放器u1b的8引脚接-12v电压；所述运放器u1b的7引脚分两路，一路接所述二极管d1的负极，另一路通过所述电容c1接所述电阻r1；所述二极管d1的正极分两路，一路接所述电容c1与所述电阻r1间的节点，另一路接所述运放器u1b的6引脚。
所述模拟存储电路包括二极管d2、二极管d3、电阻r2和电容c2；所述二极管d2的正极接所述运放器u1b引脚7与所述电容c1间的节点，所述运放器u1b的负极分两路，一路依次通过所述二极管d3和所述电容c2接地，另一路通过所述电阻r2接所述电阻r1的剩余端。
所述输出缓冲电路包括mos管q1和运放器u1a；所述mos管q1的1引脚接入复位信号reset；所述mos管q1的2引脚接地；所述mos管q1的3引脚分两路，一路接所述电容c2与所述二极管d3间的节点，另一路接所述运放器u1a的3引脚；所述运放器u1a的2引脚分两路，一路接所述电阻r2与所述电阻r1间的节点，另一路接所述运放器u1a的1引脚；所述运放器u1a的4引脚接12v电压；所述运放器u1a的8引脚接-12v电压；所述运放器u1a的引脚1与所述运放器u1a引脚2间的节点输出信号vo。
本发明的有益效果是：本发明包括信号输入电路、模拟存储电路和输出缓冲电路，信号输入电路的输出端与模拟存储电路的输入端电连接，输出缓冲电路的输入端与模拟存储电路的输出端电连接，信号输入电路可以跟踪输入信号vin的信号峰值，实现单向电流开关作用，输出缓冲电路能输出峰值电压让adc进行采样的同时还具有复位功能；采样保持电路无需添加配套电路，还能搭配低频adc进行高精度的信号峰值采集，内部电路结构简单，能极大地降低生产成本。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明的电路原理图。
具体实施方式
参照图1，一种用于低速adc的瞬间采样保持电路，包括信号输入电路、模拟存储电路和输出缓冲电路，所述信号输入电路的输出端与所述模拟存储电路的输入端电连接，所述输出缓冲电路的输入端与所述模拟存储电路的输出端电连接。
所述信号输入电路包括运放器u1b、二极管d1、电阻r1和电容c1；所述运放器u1b的5引脚接入输入信号vin；所述运放器u1b的4引脚接12v电压；所述运放器u1b的8引脚接-12v电压；所述运放器u1b的7引脚分两路，一路接所述二极管d1的负极，另一路通过所述电容c1接所述电阻r1；所述二极管d1的正极分两路，一路接所述电容c1与所述电阻r1间的节点，另一路接所述运放器u1b的6引脚。所述信号输入电路可以跟踪输入信号vin的信号峰值，当信号vin峰值出现，所述运放器u1b的7引脚为所述模拟存储电路提供一个新的峰值电压，实现一个单向电流开关作用。
所述模拟存储电路包括二极管d2、二极管d3、电阻r2和电容c2；所述二极管d2的正极接所述运放器u1b引脚7与所述电容c1间的节点，所述运放器u1b的负极分两路，一路依次通过所述二极管d3和所述电容c2接地，另一路通过所述电阻r2接所述电阻r1的另一端。所述电容c2为模拟电压的存储核心，新的峰值电压将会存储在电容c2内，所述二极管d2为截止二级管，使得电容c2不对外释放电流，所述二极管d3和电阻r2可消除二极管电流泄露的影响。
所述输出缓冲电路包括mos管q1和运放器u1a；所述mos管q1的1引脚接入复位信号reset；所述mos管q1的2引脚接地；所述mos管q1的3引脚分两路，一路接所述电容c2与所述二极管d3间的节点，另一路接所述运放器u1a的3引脚；所述运放器u1a的2引脚分两路，一路接所述电阻r2与所述电阻r1间的节点，另一路接所述运放器u1a的1引脚；所述运放器u1a的4引脚接12v电压；所述运放器u1a的8引脚接-12v电压；所述运放器u1a的引脚1与所述运放器u1a引脚2间的节点输出信号vo。所述运放器u1a可对信号进行单位增益的同向放大，所述运放器u1a输出的电压与所述电容c2电压相同；所述输入缓冲电路具有高输入阻抗的特点，可减少电容c2对外释放的电流，同时能为外接负载提供工作电流；所述mos管q1作为整体电路的一个复位模块，当低速adc采样之后，只需要一个复位信号reset对电路进行复位后，便能进行下一次的峰值采样，所述mos管q1为低泄露电流n沟道mos管，可以提高电压保持的时间。
当运放器u1b引脚5接入的输入信号vin出现一个新的峰值时，运放器u1b引脚7的输出电压大于输入信号vin的峰值电压，并且二极管d1截止，二极管d2导通，运放器u1b的输出作用于电容c2，使得电容c2电压上升至峰值；输入信号vin在经历了峰值后，电压下降，运放器u1b引脚7的输出电压跟随下降，二极管d1正向导通，二极管d2截止，与u1b运放器形成另外一个反馈回路，而此时的电阻r1为二极管d1提供电流，整个采样保持电路工作于电压保持状态，电容c2的电压保持恒定，运放器u1a组成单位增益放大器，同时运放器u1a的1引脚输出信号vo，其电压值与电容c2的电压值保持一致，而此时电容c2的电压仍能保持在输入信号vin的峰值，虽然二极管d2截止时仍然存在电流泄漏现象，但电阻r2和二极管d3构成串联电路，抵消d2的泄漏电流，让输出电压继续稳定保持在峰值上，让adc进行峰值采样，当adc采样到信号峰值后，在mos管q1的栅极输入高电平，导通mos管q1和释放电容c2的电流，便能实现对采样保持电路的复位功能。
以上的实施方式不能限定本发明创造的保护范围，专业技术领域的人员在不脱离本发明创造整体构思的情况下，所做的均等修饰与变化，均仍属于本发明创造涵盖的范围之内。