本发明属于信号采样技术领域，主要涉及特殊的压缩采样技术，具体是一种基于FPGA的非均匀超宽带稀疏信号采样方法，可用于超宽带稀疏信号采集。
背景技术：
随着电子技术的不断发展，现今电磁环境变得日益复杂多样，雷达和电子战系统需要处理的信号频带宽度急剧增大。面对频率高达几GHz更甚者达到几十GHz的射频信号，数字接收机要从如此大的频带范围内获取有用信息需要用到很多采样率极高的ADC芯片，这不仅大大增加了研发以及数据储存、传输的成本，而且在超宽带领域，很多时候现有芯片的性能根本无法满足奈奎斯特采样定理的要求。
压缩感知理论(CS)的出现对传统奈奎斯特采样定理带来极大挑战的同时，也为解决奈奎斯特采样面临的困难带来了新的解决思路。CS理论指出，对于稀疏信号，即使以低于奈奎斯特速率的采样率对信号进行采样，也可以获取原始信号的所有信息。从而利用有限的观测数据可以以极大的概率精确地对原始信号完成信号重构。由于压缩感知理论是应用于离散信号的，因此首先要解决的问题就是如何对连续模拟信号进行压缩采样，实现观测矩阵与原始信号的矩阵乘法，这需要结合实际的硬件进行设计，现有的基于模拟信息转换器(AIC)的方案，例如调制宽带转换器(MWC)，随机调制预积分(RMPI)需要将信号同时通过多个通道用多路AD进行采集，不仅资源消耗大，成本高，而且多路ADC之间的时钟同步也极其困难，而实现相对简单的随机解调(RD)只能用于采集包含有限个离散频率分量的Multitone(多音)信号。
非均匀采样技术又称为伪随机采样，是近几年信号采样技术发展的重点。其基本原理是在均匀采样的基础上随机延迟或者超前采样时间。非均匀采样能够减少量化比特误差、增加动态范围，同时具有抗频谱混叠的特性。与压缩感知理论结合，非均匀采样可以突破均匀采样情况下采样定理的限制，使用低速的ADC采集超宽带稀疏信号的信息。比起其他现有的AIC方案，非均匀采样的实现更加方便，硬件成本更低，同时没有对稀疏信号类型的限制。采用何种方法产生伪随机序列，并用它控制ADC对信号进行伪随机采样是该方案实现的难点，国外有团队应用非均匀采样的原理设计并实现了一个AIC，但是其方案中采用的是专门设计的芯片和ADC，开发成本很高。
技术实现要素：
本发明目的在于针对现有的压缩采样实现方案的不足，提出一种实现简单，易于工程化应用的基于FPGA的非均匀超宽带稀疏信号采样方法。
本发明是一种基于FPGA的非均匀超宽带稀疏信号采样方法，其特征在于，包括有如下步骤：
1)搭建用于信号采样的硬件平台，平台主要包含FPGA、ADC、DSP、高速采样保持器，其中采样保持器用于保持模拟信号，低速ADC用于将采样保持器输出的模拟信号数字化，FPGA用于接收ADC输出的数字信号以及产生控制采样保持器工作状态的伪随机时钟信号，DSP用于配置相关器件的工作参数；
2)根据实际需要采集信号频段范围，得到一个大于信号最大频率2倍的奈奎斯特采样频率Fs；
3)假设需要对奈奎斯特速率进行K倍压缩，低速模数转换器AD采样率为F，则F＝Fs/K，其中K为正整数。
4)生成用于控制高速采样保持器对输入离散信号进行取舍的伪随机序列,设码元总数为N，N＝nK，n为正整数，则利用伪随机码元生成公式每次生成K位码元，循环生成n次；
5)将得到的n组K位码元按顺序首尾相连，得到最终需要的N位伪随机序列P；
6)将伪随机序列P存入FPGA中的RAM，设FPGA吉比特收发器的用户时钟频率为Fuser，RAM的数据宽度为width，深度为depth，则：
7)使用FPGA的吉比特收发器GTH将伪随机序列P以奈奎斯特速率Fs发送出去控制高速采样保持器对信号的保持与通过，此时后端的低速ADC将采样保持器输出的模拟信号数字化之后得到离散信号，该信号包含了原始稀疏信号的完整信息。
8)通过压缩感知中的信号恢复算法恢复出原始信号在稀疏域的稀疏表示向量。
本发明基于压缩感知理论，能够通过现有的器件以FPGA为核心，利用非均匀采样技术完成对超宽带稀疏信号的压缩采样，实际采样率远低于奈奎斯特采样率，是非均匀采样与压缩感知理论相结合的一种创新。
本发明与现有技术相比有如下优点：
1)本发明利用非均匀采样技术来完成压缩感知理论中的观测矩阵对原始信号的压缩观测，比起现有的基于AIC压缩采样模型的方案，例如调制宽带转换器(MWC)和随机调制预积分(RMPI)来说，非均匀采样的方案需要的器件更少，成本更低，与随机解调(RD)的方案相比，非均匀采样没有只适用多音信号的限制，同时现有的非均匀采样实现的方案使用的是专门设计的采样电路和ADC，成本相对较高，而本发明提出的方法，可以用市场上已经量产的器件来实现，大大降低了整个压缩采样系统实现的复杂度和开销。
2)本发明比起传统的基于奈奎斯特定理的均匀采样，由于非均匀采样对应的观测矩阵形式，符合压缩感知理论中对观测矩阵的要求，观测矩阵是满足一致分布的随机矩阵，因此本发明能以远低于奈奎斯特速率的采样率采集超宽带稀疏信号，且采集到的信号包含了原始稀疏信号的所有信息，降低了信号处理过程中信号传输、存储的负担。
附图说明
图1是本发明的实现流程图；
图2是本发明的功能模块结构框图；
图3是本发明的硬件结构框图；
图4是本发明中非均匀采样函数和ADC采样函数关系图；
图5是本发明中采样保持器工作时序图；
图6是本发明中使用的伪随机序列的频谱图；
图7是本发明的仿真恢复信号频谱图；
图8是本发明的实验恢复信号频谱图；
图9是本发明的主要硬件平台实物图；
图10是本发明中使用的采样保持器实物图。
具体实施方式
以下参照附图，对本发明的技术方案和效果详细说明
实施例1
现有压缩采样的实现方案，普遍存在实现复杂，成本高，适应信号类型有限等问题，本发明针对这些问题展开了研究，提出了一种基于FPGA的非均匀超宽带稀疏信号采样方法，参见图1，包括有如下步骤：
1)设计并搭建用于信号采样的硬件平台，平台主要包含FPGA、ADC、DSP、高速采样保持器，其中采样保持器用于保持模拟信号，其最大采样频率需要能满足待采集信号的奈奎斯特采样速率；低速ADC用于将采样保持器保持的信号数字化，本发明提出的方法采用的是均匀采样速率的ADC，其具体采样速率、压缩比例和信号的奈奎斯特采样率有关；FPGA用于接收ADC输出的数字信号以及产生控制采样保持器工作状态的伪随机时钟信号，所选用的FPGA芯片需要有吉比特收发器，且其最大线速率能达到信号的奈奎斯特采样率；DSP用于配置相关器件的工作参数。
2)本发明主要应用电子侦察领域，在电子侦查中，雷达信号的带宽相对于整个侦察频段带宽而言通常是稀疏的，根据需要的侦察频段范围，也就是实际需要采集信号频段范围，得到一个大于待侦收信号最大频率2倍的奈奎斯特采样频率Fs。如果需要侦察的频段范围是0～Fc，则奈奎斯特采样率Fs≥2Fc。
3)应用压缩感知理论能够对信号以远低于奈奎斯特速率进行采样，假设需要对奈奎斯特速率进行K倍压缩，低速模数转换器AD采样率为F，其采样率需要满足F＝Fs/K，其中K为正整数，现有的非均匀采样方法所使用的AD通常是非匀速的，这样在实现的时候需要专门设计对其进行控制的电路，增加了实现复杂度，而本发明中，低速AD的采样率是固定的，硬件电路设计更容易实现。
4)生成用于控制高速采样保持器对输入离散信号进行取舍的伪随机序列,设码元总数为N，N＝nK，n为正整数，则利用伪随机码元生成公式每次生成K位码元，循环生成n次。由于本发明的方法采用的是固定速率的AD，因此每次生成的K位码元中实际上只有一位码元实现了对离散的奈奎斯斯特速率信号的采样。
5)运行步骤4)中的码元生成公式n次，将得到的n组K位码元按生成顺序首尾相连，得到最终需要的N位伪随机序列P。该伪随机序列实际上对应了压缩感知理论中的随机观测矩阵。
6)将伪随机序列P存入FPGA中的RAM，设FPGA吉比特收发器的用户时钟频率为FuserRAM的数据宽度为width，深度为depth，则：
以上吉比特收发器的相关参数在FPGA开发工具提供的IP核中设置，在FPGA中二进制的伪随机序列是按组存在RAM中的，吉比特收发器的发送码元速率等于Fs，而内部的逻辑电路工作在Fuser下，从RAM中将成组的宽度为width的伪随机序列在每一个时钟周期的上升沿写入吉比特收发器模块，修改每组伪随机码的位宽，则对应的Fuser和RAM深度depth都会改变，在满足以上公式关系的前提下，同时要确保Fuser不能超过芯片的最大工作频率。
7)使用FPGA的吉比特收发器GTH将伪随机序列P以奈奎斯特速率Fs发送出去控制高速采样保持器对信号的保持与通过，此时后端的低速ADC将保持器的输出模拟信号数字化之后得到的离散信号，该信号包含了原始稀疏信号的完整信息。
8)通过压缩感知中的信号恢复算法恢复出原始信号在稀疏域的稀疏表示向量。
在电子侦查中，传统的基于均匀采样的数字式信道化接收机通常先对天线接收到的射频信号进行模拟滤波、混频输出中频信号，然后通过高速ADC将输入中频信号数字化，最后将数字化的中频信号进行子信道划分和数字下变频。然而当瞬时侦察范围扩大到超宽带的时候，需要更高采样率的ADC才能满足奈奎斯特采样定律，这样大大增加了研发成本，其次，就算有满足要求的高速ADC，但其往往面临量化位宽偏低，价格昂贵的问题，难以实用。本发明基于压缩感知理论，采用非均匀采样技术对超宽带稀疏信号进行采集，比起传统数字式信道化接收机而言，更容易实现，成本更低。同时，使用本发明提出的方法来完成压缩感知理论中的观测矩阵对原始信号的压缩观测，比起传统的压缩采样方案，更便于实际实现与工程应用。
实施例2
基于FPGA的非均匀超宽带稀疏信号采样方法同实施例1，步骤4中所述的伪随机码元生成公式，具体如下
其中Pi表示第i次生成的码元序列，k表示码元序号k＝1,2,3...K；ui是一个随机数，其取值范围1～(K-2)，每一轮生成码元前更新。
本发明提出的方法，最终生成的n组码元构成了控制采样保持器的伪随机时钟序列，该序列对应于压缩感知理论中的随机观测矩阵，其与奈奎斯特速率的原始离散信号相乘，实现了对超宽带稀疏信号的压缩观测，对观测的结果应用压缩感知信号重构算法可以恢复出原始信号。
实施例3
基于FPGA的非均匀超宽带稀疏信号采样方法同实施例1-2，本例是步骤1中所述的用于超宽带稀疏信号采样的硬件平台的一种实现方案，参见图3，本例中硬件平台以FPGA为核心，连接有晶振，为其提供参考输入时钟，接有时钟芯片，为其内部的吉比特收发器提供工作参考时钟，接有数字信号处理器DSP，为ADC、时钟芯片配置参数，接有ADC用于接收数字化后的压缩采样信号；FPGA的吉比特收发器用于将内部RAM预先存好的伪随机序列以奈奎斯斯特速率发送出去控制采样保持器对输入模拟信号的保持与通过，时钟芯片同时给ADC提供工作参考时钟；ADC将采样保持器输出的模拟信号数字化后传输给FPGA。
本例中，作为核心的FPGA芯片使用了Xilink公司的高端V系列芯片，实际中，应用本方法完成超宽带稀疏信号采样，可以根据实际需求，使用不同公司不同系列的芯片，只要所采用的FPGA芯片中集成有吉比特收发器，且其支持的最大线速率大于或等于需要达到的奈奎斯特采样率即可。采样保持器的选用很关键，其性能的高低直接影响最终采样的效果好坏，因此本例中选择了ADI公司的HMC760全差分采样保持芯片，它可以为信号采集系统提供较大的带宽和好的动态特性。该芯片可以在超过5GHz的带宽内提供精确的信号采样，表现为5GHz范围内的输出保持9到10位的线性特性，而只引入0.9mV的噪声，同时随机的孔径抖动也低于70fs。此外，本例中使用TI公司TMS320c6678八核DSP是考虑到可能会用其来对采样结果进行分析，否则实际上它只起到配置参数的作用，如果只考虑对信号的采样，DSP也可以用更简单的器件代替，例如单片机，这样能够最大程度减小开销。
本发明软件和硬件设计相结合，相互关联和融合支持，能够快速搭建压缩感知中模拟信息转换器AIC的硬件平台。
实施例4
基于FPGA的非均匀超宽带稀疏信号采样方法同实施例1-3，本例中
步骤1：搭建用于压缩采样的硬件平台。
步骤2：确定奈奎斯特采样率Fs。
假设需要对0-2GHz的稀疏信号进行采集，则奈奎斯特采样率Fs＝2x2GHz＝4GHz。
步骤3：根据需要达到的压缩采样比例，选用对应速率的ADC。
例如，假设Fs＝3GHz，压缩采样比例K＝5，则ADC的采样率：
又例如，假设Fs＝8GHz，压缩采样比例K＝20，则ADC的采样率：
步骤4：生成用于驱动采样保持器的伪随机时钟序列。
假设K＝20，实际产生伪随机二进序列的公式如下所示：
码元生成公式每次执行能够生成K位随机码，一共执行n次。
其中Pi表示第i次生成的码元序列，n表示循环生成的次数，k表示码元序号k＝1,2,3...K；ui是一个随机数，其取值范围1～(20-2)，每一轮生成码元前更新，这表明实际的采样时间间隔范围为3Tnyq～37Tnyq。
又例如，K＝5，则伪随机码元公式如下所示：
码元生成公式每次执行能够生成K位随机码，一共执行n次。
其中Pi表示第i次生成的码元序列，n表示循环生成的次数，k表示码元序号k＝1,2,3...K；ui是一个随机数，其取值范围1～(5-2)，每一轮生成码元前更新，这表明实际的采样时间间隔范围为3Tnyq～7Tnyq。
步骤5：将步骤4中得的n组K位码元首尾连接得到最终的N位伪随机时钟序列
伪随机序列的随机性越强，对信号的采集效果越好，通常可以通过其频谱特性判断，性能较好的伪随机序列应该具有近似高斯白噪声的频谱特性，即在奈奎斯特采样频率的范围内是平稳分布的。
反复执行步骤4，得到多组长度为N的伪随机序列，在Matlab中对生成的伪随机序列做傅里叶变换得到其频谱，选出其中效果最好的作为最终使用的伪随机序列，其中伪随机序列的长度越长，则对信号的频率分辨率越高，但是最终恢复信号时，计算的时间复杂度也越高，它们之间的关系用下式表示：
其中f表示采样信号的频率分辨率，例如，当Fs＝4GHz，如果频率分辨率要达到1MHz，则伪随机序列的长度N为：
又例如，当Fs＝8GHz，要求频率分辨率要达到0.5MHz，则伪随机序列的长度N为：
步骤6：将伪随机序列P存入FPGA中的RAM。
假设吉比特收发器的内部用户时钟频率为Fuser，其线速率等于Fs，因此RAM的数据位宽width和深度depth：
利用Matlab将伪随机序列P每width位划分为一个二进制数，一共划分depth组二进制数，将这些二进制数从Matlab中以COE文件格式导出，使用FPGA开发工具，在综合电路代码前，将COE文件通过开发工具的配置界面载入RAM中，之后实现设计，生成对应的可对FPGA编程的二进制比特流文件。
步骤7：对FPGA编程，使用FPGA的吉比特收发器将RAM存储的伪随机序列以线速率Fs发送出去用于控制采样保持器对信号的保持与通过，最终通过后端ADC获得离散的压缩观测信号。
用高速伪随机序列作为采样保持器的工作时钟，能够让采样保持器完成对信号的随机取舍，由于码元速率是Fs，这个过程相当于先对输入信号进行了奈奎斯特速率的采样，然后在这个基础上对奈奎斯特速率的离散信号进行了非均匀采样。
如果输入原始信号是稀疏信号，则通过本发明压缩采样得到的信号包含了原始稀疏信号的所有信息。
步骤8：通过正交匹配追踪OMP算法恢复原始信号。
本发明比起传统的基于奈奎斯特定理的均匀采样，能以远低于奈奎斯特速率的采样率采集超宽带稀疏信号，且采集到的信号包含了原始稀疏信号的所有信息，降低了信号处理过程中信号传输、存储的负担。
下面给出一个更加详尽的例子，对本发明的技术方案做进一步说明
实施例5
基于FPGA的非均匀超宽带稀疏信号采样方法同实施例1-3，参照图1，本发明的实现步骤如下：
步骤1：搭建用于压缩采样的硬件平台。
如图2中所示，整个采样平台主要由非均匀时钟产生模块，数据采样模块，以及采样保持模块构成。
如图3所示，在本发明的实际硬件实现中，时钟产生模块的功能由FPGA的吉比特收发器以及时钟芯片来完成，采样保持模块由高输入带宽的采样保持器组成，数据采样模块则由一片低速ADC芯片构成。
步骤2：确定奈奎斯特采样率Fs。
假设需要对0-2GHz频段的稀疏信号进行采集，则奈奎斯特采样率Fs＝2x2GHz＝4GHz，实际能够达到的最高采样率和选用的芯片性能有关，本发明的硬件实现，最高能够达到的采样率为4GHz，同时压缩率K越大则需要的ADC的采样速率越低，但是对信号的恢复效果越差，经过试验，本发明在达到较好的信号恢复效果时，即对杂散信号的抑制大于等于15dB时，能够达到的最大的压缩率为K＝10，即实现对奈奎斯特速率的10倍压缩。在本例中，Fs＝4GHz，K＝10。
步骤3：根据需要达到的压缩采样比例，选用对应速率的ADC。
由Fs＝4GHz，压缩采样比例K＝10，得ADC的采样率：
在本发明硬件实现中，使用的ADC芯片EV10AQ190，是一个4通道的ADC，通过改变其外部输入的参考时钟频率，使其工作在不同的采样率下，满足不同的压缩比例。
步骤4：生成用于驱动采样保持器的伪随机时钟序列。
参见图4，图4是本发明中非均匀采样函数和ADC采样函数关系图，其中上面的函数pNU(t)是非均匀采样函数，下面的函数pADC(t)是ADC采样函数，
K＝10，{un}是一组随机变量，其取值范围是0～9,Tnyq是潜在的奈奎斯特采样间隔，Tnyq＝1/Fs。pNU(t)和pADC(t)的关系可表示如下：
pNU(t)＝pADC(t-un)
为了准确控制非均匀时钟的采样时刻和ADC采样时刻的关系，通过对伪随机二进制码做电平转换来产生非均匀时钟，本发明利用FPGA的吉比特收发器来实现电平转化从而产生非均匀时钟。参见图5，图5a是输入采样保持器的模拟信号波形图，图5b是输入采样保持器的伪随机时钟波形图，图5c是采样保持器输出信号波形图，图5a、5b、5c对应同一条时间坐标轴。通过这三幅图可以看出，本发明的采样保持器在时钟下降沿对信号进行采样，并在时钟低电平的间隔内输出幅度为采样值的信号。对于下降沿，利用“10”序列实现，低电平则通过让码元为‘0’获得，从而将非均匀时钟的设计转换为对伪随机二进制序列的设计。
令伪随机二进制码的码元宽度Tb＝Tnyq＝1/Fs，N为伪随机序列长度，由于ADC的采样时钟fADC是固定不变的，所以可以利用和ADC采样时钟fADC同频同源的时钟驱动伪随机二进制码元产生器，使得第10N+1个码元的开始时刻和ADC时钟的采样时刻相同。则随机控制“10”序列在,10N+1到10(N+1)+1区间内出现的位置，便可以使得非均匀时钟的采样函数pNU(t)满足公式。考虑到吉比特收发器在正负电平转换时存在均衡补偿且ADC采样会有延时，实际产生伪随机二进序列的公式如下所示：
码元生成公式每次执行能够生成K位随机码，一共执行n次。
其中Pi表示第i次生成的码元序列，n表示循环生成的次数，k表示码元序号k＝1,2,3...K；ui是一个随机数，其取值范围1～(10-2)，每一轮生成码元前更新，这表明实际的采样时间间隔范围为3Tnyq～17Tnyq。
步骤5：将步骤4中得的n组K位码元首尾连接得到最终的N位伪随机时钟序列
伪随机序列的随机性越强，对信号的采集效果越好，通常可以通过其频谱特性判断，性能较好的伪随机序列应该具有近似高斯白噪声的频谱特性，即在奈奎斯特采样频率的范围内是平稳分布的。
反复执行步骤4，得到多组长度为N的伪随机序列，在Matlab中对生成的伪随机序列做傅里叶变换得到其频谱，选出其中效果最好的作为最终使用的伪随机序列，其中伪随机序列的长度越长，则对信号的频率分辨率越高，但是最终恢复信号时，计算的时间复杂度也越高，它们之间的关系用下式表示：
其中fr表示采样信号的频率分辨率，本例中Fs＝4GHz，频率分辨率0.5MHz，则伪随机序列的长度N为：
因此需要执行步骤4中的码元生成公式
步骤6：将伪随机序列P存入FPGA中的RAM。
设置吉比特收发器的内部用户时钟频率为Fuser＝200MHz，其线速率等于Fs，因此RAM的数据位宽width和深度depth：
利用Matlab将伪随机序列P每width位划分为一组作为单个二进制数，一共划分depth组二进制数，将这些二进制数从Matlab中以COE文件格式导出，使用FPGA开发工具，在综合电路代码前，将COE文件通过开发工具的配置界面载入RAM中，之后实现设计，生成对应的可对FPGA编程的二进制比特流文件。
步骤7：对FPGA编程，使用FPGA的吉比特收发器将RAM存储的伪随机序列以线速率Fs发送出去用于控制采样保持器对信号的保持与通过，最终通过后端ADC获得离散的压缩观测信号。
用高速伪随机序列作为采样保持器的工作时钟，能够让采样保持器完成对信号的随机取舍，由于码元速率是Fs，这个过程相当于先对输入信号进行了奈奎斯特速率的采样，然后在这个基础上对奈奎斯特速率的离散信号进行了非均匀采样。
在本发明的硬件实现中，伪随机时钟速率达到4GHz，后端使用一个400MHz的固定速率ADC将采样保持器信号数字化，实现了对奈奎斯特采样率的10倍压缩。
如果输入原始信号是稀疏信号，则通过本发明压缩采样得到的信号包含了原始稀疏信号的所有信息。
步骤8：通过正交匹配追踪OMP算法恢复原始信号。
设EN×N为N阶单位矩阵，信号稀疏度为L，压缩采样过程用公式描述为：
Y＝ΦX
其中表示压缩观测的结果，
Φ表示伪随机观测矩阵，由EN×N中随机抽取M行向量构成，M＝N/K；
X表示离散的原始输入信号，其采样率为Fs。
恢复算法流程如下：
(1)分别对残差ε，索引集合S以及迭代的次数t做如下初始化：
R＝y，t＝1。
(2)找出残差ε和观测矩阵Φ列向量内积中的最大值φj所对应的下标St，然后求解最优化问题
(3)更新索引集，。
(4)根据最小二乘法可以得到x的一个估计
(5)更新残差
(6)让t自加1，紧接着判断是不是满足t大于L，如果t大于L，则迭代结束，否则返回步骤(2)继续执行。
本发明完成了对超宽带稀疏信号的压缩采样，通过恢复算法将信号在稀疏域的主要分量重构出来，说明采样过程并没有破坏信号自身包含的信息，本发明利用400MHz的AD完成了2G带宽范围的稀疏信号采样，打破了奈奎斯特采样率的限制，是非均匀采样技术与压缩感知理论的结合创新，具有重要的实际意义，尤其是在电子侦察中，通过开发信号在不同变换域下的稀疏表示，可以得到信号的多种参数估计。
本发明的技术效果可以通过以下仿真以及实验进一步说明：
实施例6
基于FPGA的非均匀超宽带稀疏信号采样方法同实施例1-5，
1仿真条件
奈奎斯特采样速率设置为Fs＝4GHz，伪随机序列长度为N＝8000，压缩比例K＝10。
2.仿真内容
仿真一：对使用步骤4中伪随机码元公式生成的伪随机序列做傅里叶变换，得到其频谱图，见图6。
从图6可以看出，本发明生成的伪随机序列的频谱均匀的分布在整个频域，在整个归一化的频域内，频谱分量的包络平缓且一致，没有较大的起伏，且没有幅度超过50dB的频谱分量，说明其具有较好的随机性，用来作为采样保持器的时钟，具有较好的采样效果。
实施例7
基于FPGA的非均匀超宽带稀疏信号采样方法同实施例1-5，仿真条件同实施例6，
仿真二：设置输入信号为x(t)＝100sin(2πf1t)+100sin(2πf2t)，其中f1＝500MHz，f2＝1300MHz，利用生成的伪随机序列对该信号进行采样，采样点数为800。由于我们实现的是对奈奎斯特速率的十倍压缩，所以重构信号的点数为8000，同时加入高斯白噪声，设置SNR＝0dB，恢复稀疏度L＝4，参见图7，图7a为原始输入信号频谱，图7b为压缩采样信号通过OMP算法重构之后的频谱。
从图7可以看出，本发明恢复出来的信号频谱与原始信号x(t)频谱一致，由于已知了信号的稀疏度，因此运用OMP算法恢复时去除了原始信号频谱中的噪声分量。
实施例8
基于FPGA的非均匀超宽带稀疏信号采样方法同实施例1-5，
实验条件
主要硬件芯片选型：
FPGA芯片:Xilink公司的Virtex7-690T-1
ADC芯片：E2V公司的EV10AQ190A
时钟芯片：ADI公司的ADF4350
采样保持器芯片：ADI公司的HMC760LC4B
DSP芯片：Ti公司TMS320C6678
信号源：Rohde&Schwarz公司的SMA100A
FPGA吉比特收发器的线速率设置为4GHz，伪随机序列长度N＝8000；时钟芯片输出频率800M，作为参考时钟提供给ADC和吉比特收发器，设备上电后，DSP内预先准备好的配置程序运行，对ADC进行初始化，并设置其采样率为400MHz。
图9，图10是本发明的硬件平台图，图9中的PCB电路板上主要包含了ADC，FPGA，DSP，时钟芯片，图10是实验使用的采样保持器实物图。
实验内容与结果
(a)设置信号源输入频率为1.35GHz正弦信号，信号电平设置为200mv，将采集到的信号运用OMP算法进行恢复，稀疏度L设置为20。
(b)设置信号源输入频率为800MHz正弦信号，信号电平设置为200mv，将采集到的信号运用OMP算法进行恢复，稀疏度L设置为20。
(c)设置信号源输入载频1.4GHz的脉冲信号，脉冲宽度5us，脉冲重复周期10us，信号电平设置为200mv，将采集到的信号运用OMP算法进行恢复，稀疏度L设置为100。
在对FPGA进行在线编程的条件下，使用本发明对(a)、(b)(c)试验条件下的输入信号进行压缩采样，利用开发工具ISE提供的在线逻辑分析核Chipscope将得到的压缩采样信号导出到Matlab中，利用OMP算法进行恢复，实验结果如图8a，8b，8c所示。
参见图8a，图8b，压缩采样之后的信号通过OMP恢复算法得到原始稀疏信号的频谱，可以看到最大的两个频谱分量，均与原始输入信号一致，由于实际输入信号必然含有噪声，因此频谱图中还有很多杂散分量，但是这不影响对原始信号频谱的估计，最大的两个分量对杂散信号的抑制大约有20dB。
参见图8c，该实验的输入信号是脉冲信号，脉冲信号由于时域的截断作用，在频域存在频谱泄露现象，针对这种情况，压缩感知恢复算法只能够将信号稀疏变换域下的较大的系数分量恢复出来，无法做到完全精确重构。可以看到恢复出的信号频谱最大分量与原始信号一致，在电子侦察中，往往只对接收到的信号的某些参数感兴趣，例如在本例中，利用了输入信号在频域的稀疏性，将信号在频域有限的部分较大的分量恢复，可以得到对信号频率的估计。
综合以上实验结果可以看到，本发明完成了对超宽带稀疏信号的压缩采样，通过恢复算法可以将信号在稀疏域的主要分量重构出来，采样过程没有破坏信号自身包含的信息，本发明利用400MHz的AD完成了2G带宽范围的稀疏信号采样，打破了奈奎斯特采样率的限制，是非均匀采样技术与压缩感知理论的结合创新，具有重要的实际意义，尤其是在电子侦察中，利用本发明通过开发信号在不同变换域下的稀疏表示，可以得到信号的多种参数估计。
简而言之，本发明公开了一种基于FPGA的非均匀超宽带稀疏信号采样方法，主要解决现有的压缩采样方法硬件实现困难的问题，以及传统均匀采样方法受奈奎斯特定理限制的问题。其实现步骤是：1)搭建硬件平台；2)确定采样率参数；3)根据需要的压缩比例，设置AD的采样率；4)确定伪随机码元公式；5)生成伪随机序列；6)将生成的伪随机序列存入FPGA的RAM中；7)通过FPGA内部的吉比特收发器，将伪随机序列发送出去作为采样保持器工作时钟，完成对稀疏信号的非均匀采样。8)通过压缩感知恢复算法重构信号。本发明能够实现对最大4GHz的奈奎斯特采样率的10倍压缩，后端通过一个400MHz采样率的AD能够完成对2GHz带宽范围内的稀疏信号的压缩采样。
本发明提出的方法，可以用市场上已经量产的器件来实现，大大降低了整个压缩采样系统实现的复杂度和开销，同时解决了基于奈奎斯特采样定理的均匀采样在某些应用中采样率偏高难以实现的问题，本发明可以应用到电子侦察中，采集超宽带频段范围的稀疏雷达信号。