一种低功率模数转换器的制作方法

本实用新型涉及模数转换技术领域，具体为一种低功率模数转换器。

背景技术：

模数转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。

技术实现要素：

本实用新型的目的在于提供一种低功率模数转换器，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：一种低功率模数转换器，包括转换器本体，所述转换器本体上设有外壳，所述外壳的正面左下端设有电阻网络接口，所述电阻网络接口的右侧设有网线插孔，所述网线插孔的右侧设有并行接口，所述转换器本体的右侧设有串行接口，所述转换器本体的内部设有电路模块系统,所述电路模块系统上设有地址存储译码器，所述地址存储译码器的一端与8路模拟开关连接，8路模拟开关的另一端与运算放大器的一端连接，所述运算放大器的一端与A\D转换器的一端连接，A\D转换器的另一端与电阻网络模块的一端连接，所述电阻网络模块的另一端与数据处理模块连接，数据处理模块的另一端与逐次逼近寄存器，所述逐次逼近寄存器的另一端与时序控制电路的一端连接，所述逐次逼近寄存器的一接线端与运算放大器的一端连接，所述逐次逼近寄存器与数据处理模块之间的节点与三态输出锁存器连接。

优选的，所述时序控制电路上设有第一电阻，所述第一电阻的一端与电源连接，第一电阻的另一端与第二电阻的一端连接，所述第二电阻的另一端与第一电容的一端连接，所述第一电阻、第二电阻之间的节点与定时芯片的A-S端连接，所述第二电阻与第一电容之间的节点与定时芯片上的A-G端连接，所述定时芯片上的A-D端与第三电阻的一端连接，所述定时芯片上的B-G端与第四电阻的一端连接，第四电阻的另一端与三极管的基极连接，所述三极管的集电极与导线连接，三极管的发射极与第五电阻的一端连接，所述第五电阻的另一端接地，所述三极管与第五电阻之间的节点与第二电容的一端连接，第二电容的另一端与导线连接。

优选的，所述8路模拟开关的一端耦合到一个或多个增益级。

优选的，所述转换器本体采用环氧塑封料进行塑封。

优选的，所述A\D转换器上设有引脚D0、D1、D2、D3、D4、D5、 D6、D7、SOC、EOC。

优选的，所述转换器本体采用模拟输入。

与现有技术相比，本实用新型的有益效果是：

本装置的功率数字转换器占据了最小的空间，转换器本体将信号经放大送入A\D转换器转换为数字量，由数字电路进行处理，再由 A\D转换器还原为模拟量，去驱动执行部件，由于转换器本体的内部采用了逐次逼近寄存器，逐次逼近寄存器采用低功率高速传输模式进行数据转换，从而有效降低转换器的整体功耗。

附图说明

图1为本实用新型转换器本体结构示意图；

图2为本实用新型电路模块系统结构示意图；

图3为本实用新型时序控制电路示意图。

图中：1、转换器本体；2、外壳；3、电路模块系统；4、电阻网络接口；5、串行接口；6、并行接口；7、网线插孔；8、地主存储译码器；9、8路模拟开关；10、运算放大器；11、A\D转换器；12、电阻网络模块；13、数据处理模块；14、逐次逼近寄存器；15、时序控制电路；16、三态输出锁存器；17、第一电阻；18、第二电阻；19、第一电容；20、定时芯片；21、第三电阻；22、第四电阻；23、三极管；24、第五电阻；25、第二电容。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1或图2，本实用新型提供一种技术方案：一种低功率模数转换器，包括转换器本体1，转换器本体1采用模拟输入，转换器本体1上设有外壳2，转换器本体1的外壳2采用环氧塑封料进行塑封，采用塑封可以降低成本，而且塑封相对于金属封装在一定程度上具有良好的绝缘效果与可塑性，外壳2的正面左下端设有电阻网络接口4，电阻网络接口4的右侧设有网线插孔7，网线插孔7的右侧设有并行接口6，转换器本体1的右侧设有串行接口5，转换器本体 1的内部设有电路模块系统3,电路模块系统3上设有地址存储译码器 8，8路模拟开关9的一端耦合到一个或多个增益级，经过多个增益级使模数转换模块降低在工作中的功耗，在地址存储译码器8的一端与8路模拟开关9连接，8路模拟开关9的另一端与运算放大器10 的一端连接，运算放大器10的一端与A\D转换器11的一端连接，A\D 转换器11上设有引脚D0、D1、D2、D3、D4、D5、D6、D7、SOC、EOC， A\D转换器11的另一端与电阻网络模块12的一端连接，电阻网络模块12的另一端与数据处理模块13连接，数据处理模块13的另一端与逐次逼近寄存器14，逐次逼近寄存器14采用低功率高速传输模式进行数据转换，逐次逼近寄存器14的另一端与时序控制电路15的一端连接，逐次逼近寄存器14的一接线端与运算放大器10的一端连接，逐次逼近寄存器14与数据处理模块13之间的节点与三态输出锁存器 16连接。

请参阅图3，时序控制电路15上设有第一电阻17，第一电阻17 的一端与电源连接，第一电阻17的另一端与第二电阻18的一端连接，第二电阻18的另一端与第一电容19的一端连接，第一电阻17、第二电阻18之间的节点与定时芯片20的A-S端连接，第二电阻18与第一电容19之间的节点与定时芯片20上的A-G端连接，定时芯片 20上的A-D端与第三电阻21的一端连接，定时芯片20上的B-G端与第四电阻22的一端连接，第四电阻22的另一端与三极管23的基极连接，三极管23的集电极与导线连接，三极管23的发射极与第五电阻24的一端连接，第五电阻24的另一端接地，三极管23与第五电阻24之间的节点与第二电容25的一端连接，第二电容25的另一端与导线连接。

本装置的功率数字转换器占据了最小的空间，转换器本体1将信号经放大送入A\D转换器11转换为数字量，由数字电路进行处理，再由A\D转换器11还原为模拟量，去驱动执行部件。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。