本实用新型总体上涉及用于模数信号处理的系统和方法，并且在具体实施例中，涉及模数转换器设备。
背景技术：
一般来说，模拟信号到数字信号的转换包括确定模拟信号的离散值，然后将离散值转换为数字值。在一些模数转换器(ADC)中，量化器被用于确定模拟信号的离散值。一些ADC使用反馈环路以校正进入的信号，从而估计噪声或校正ADC硬件中的偏差。然而，由于进入的信号是模拟的并且输出信号是数字的，所以在反馈环路中使用数模转换器(DAC)来将数字反馈信号转换回模拟信号，从而校正模拟输入信号。然而，DAC(尤其是多位DAC)会由于DAC元件的失配而成为非线性的。动态元件匹配(DEM)用于改变用于转换每一位的DAC中的元件，算出DAC元件中的任何误差的平均数。即，DEM将改变哪些DAC元件提供每一位，使得特定DAC元件中的任何误差不会始终施加给相同位。
技术实现要素：
一种示例性ADC设备包括多个比较器元件，多个比较器元件中的每个比较器元件均具有连接至输入端口的第一输入，多个比较器元件中的每个比较器元件均具有连接至参考信号端口的第二输入端口。ADC设备还具有：开关矩阵，具有连接至多个比较器元件中的每个比较器的输出的路由电路装置(routing circuitry)；以及多个锁存器，多个锁存器中的每个锁存器均具有连接至路由电路装置的输入。路由电路装置被配置为根据在一个或多个控制端口处接收的一个或多个信号将多个比较器中的每个比较器的输出连接至多个锁存器中的每个锁存器的输入。
在某些实施例中，开关矩阵具有多个多路复用器，其中多个多路复用器中的每个多路复用器均连接在多个比较器和多个锁存器之间，并且其中多个多路复用器中的每个多路复用器的选择器输入均连接至一个或多个控制端口中的一个。
在某些实施例中，开关矩阵具有多个晶体管组，其中每个晶体管组均连接在多个比较器元件和多个锁存器之间，并且其中多个晶体管组中的每个晶体管组的每个晶体管的栅极均连接至一个或多个控制端口中的一个。
在某些实施例中，每个晶体管组均连接在多个比较器元件中的比较器元件的输出与多个锁存器中的每个锁存器的输入之间。
在某些实施例中，还包括参考信号电路，参考信号电路包括连接至最大参考电压节点的分压器电路；其中多个比较器元件中的每个比较器元件的第二输入端口连接至参考信号电路的不同节点。
一种示例性ADC设备包括：符号组合器，连接至输入端口；量化器，连接至符号组合器，量化器包括多个比较器元件，其被配置为确定在量化器输入端口处接收的信号与一个或多个参考信号之间的关系，并且根据关系生成一个或多个活动数据信号。量化器还包括：开关矩阵，具有连接至多个比较器元件中的每个比较器元件的路由电路装置；以及多个锁存器，多个锁存器中的每个锁存器均连接至路由电路装置。路由电路装置被配置为根据在开关矩阵的一个或多个控制端口处接收的一个或多个信号将多个比较器元件中的每个比较器元件连接至多个锁存器中的每个锁存器。ADC设备还具有：数模转换器(DAC)，在一个反馈环路中连接至量化器的输出和符号组合器；以及动态元件匹配(DEM)模块，在第一反馈路径中连接至量化器的输出和开关矩阵。DEM模块被配置为通过一个或多个控制端口向开关矩阵提供控制信号，这使得开关矩阵提供路由，该路由将多个比较器元件中的每个比较器元件连接至多个锁存器中的一个相应的、不同的锁存器。
在某些实施例中，开关矩阵具有连接在多个比较器元件和多个锁存器之间的多个开关元件，并且其中多个开关元件中的每个开关元件的控制输入连接至一个或多个控制端口中的一个。
在某些实施例中，DEM模块被配置为根据来自先前时钟周期的反馈数据值在当前时钟周期中提供控制信号。
在某些实施例中，DEM模块被进一步配置为根据来自先前时钟周期的路由信息在当前时钟周期中提供控制信号。
在某些实施例中，DEM模块被配置为根据数据平均系统、随机分配系统和循环系统中的一个提供控制信号。
在某些实施例中，DEM模块被配置为在时钟周期的复位相位中提供控制信号，并且其中多个比较器元件中的每个比较器元件均被配置为在时钟周期的判定相位中确定在量化器输入端口处接收的信号与一个或多个参考信号之间的关系。
一种示例性ADC设备包括多个比较器元件。每个比较器元件均被配置为根据输入信号和参考信号之间的关系生成活动数据信号。ADC设备还包括：多个锁存器；以及开关矩阵，具有控制端口并连接在多个比较器与多个锁存器之间，开关矩阵具有路由电路装置，路由电路装置被配置为根据在控制端口处接收的一个或多个控制信号将每个比较器连接至每个锁存器，并且使得锁存器根据由连接至锁存器的相应比较器生成的数据信号来锁存数据值。ADC设备还包括处理模块，其连接至锁存器并且被配置为根据由多个锁存器存储的数据值生成数字输出信号。
在某些实施例中，路由电路装置包括多个开关元件，其中多个开关元件被配置为将每个比较器连接至不同的一个锁存器。
在某些实施例中，每个开关元件是多路复用器和晶体管组中的一个。
在某些实施例中，还包括动态元件匹配(DEM)模块，DEM模块连接至控制端口并且被配置为在时钟周期的复位相位中提供一个或多个控制信号，并且其中多个比较器元件中的每个比较器元件进一步被配置为在时钟周期的判定相位中生成活动数据信号。
一种示例性方法包括：在多个比较器中的每个比较器的输入处接收输入信号；通过确定多个比较器中的每个比较器处的第一输入值与相应参考信号的第一关系在第一时钟周期中量化输入信号的第一输入值；根据第一关系生成第一数据信号；以及根据开关矩阵的路由，通过开关矩阵将第一数据信号传送至多个锁存器。该路由将多个比较器中的每个比较器连接至多个锁存器中的不同锁存器，并且该路由是根据第一路由信息进行设置的。
附图说明
为了更完整地理解本实用新型及其优势，现结合附图进行以下描述，其中：
图1是根据一些实施例的具有量化器和动态元件匹配的系统的示图；
图2A至图2D是示出根据一些实施例的具有由动态元件匹配模块控制的开关矩阵的量化器的示图；
图3A和图3B是示出根据一些实施例的开关矩阵的电路图；
图4A至图4H是示出根据一些实施例的具有开关矩阵的量化器的操作的示图；以及
图5是示出根据一些实施例的使用具有开关矩阵的量化器的流程图。
具体实施方式
模数转换器(ADC)使用量化器来生成指示模拟信号的电压电平的离散信号的集合。在一些ADC中，模拟信号与不同的参考电压进行比较，并且指示比较结果的信号被提供给锁存器。锁存器存储结果值，以指示用于DAC元件的模拟信号的离散值。在所呈现原理的一些实施例中，在量化处理期间执行动态元件匹配，从而避免在用于调整输入模拟信号的反馈环路中执行DEM的系统中可能引入的延迟。
此外，在量化器处执行DEM允许在多位ADC中使用DEM，避免了1位量化器(其具有固有的线性但具有较低的动态范围、更大的抖动灵敏度和用于运算放大器元件的高转换速率要求)的使用。与模拟信号反馈环路中的数模转换器(DAC)并行地执行本实施例的DEM，使得DEM被施加给调整和过滤后的模拟信号。这避免了在相同反馈环路中由DEM和多位DAC处理引入的过量环路延迟(ELD)。
所呈现的原理的实施例的目的在于通过控制设置在量化器中的开关矩阵提供DEM。通过用于模拟输入信号的调整的多位DAC与反馈分离地应用DEM。开关矩阵旋转或改变量化器中的比较器与锁存器/DAC元件之间的连接，使得横跨不同的输出位平均DAC元件中的缺陷或失配。
在时钟信号的上升沿处通过比较器对输入信号进行采样，并且当时钟信号为高时，比较器通过生成用于模拟输入信号的离散值来量化输入值。当时钟信号为低时，开关矩阵被复位。在比较器的复位相位中引入DEM，并且在量化器延迟之后，输出数据进入反馈路径。量化器输出被提供给DEM逻辑，并且DEM逻辑在其自身的复位相位中选择比较器输出D触发器和DAC元件的连接。当时钟为低时量化器的比较器在复位相位中时，DEM根据先前的数据和先前的开关矩阵路由使用开关矩阵来连接D触发器和DAC元件。当时钟信号为高时，量化器中的比较器确定输入信号的离散值，并将相关联的信号传送给在复位相位中通过DEM逻辑选择或确定的相应DAC元件。这避免了由DEM逻辑在反馈路径中向模拟信号输入引入的延迟。因此，在时钟周期的一半中设置开关矩阵路由，并且在时钟周期的另一半中将模拟信号处理为数字输出值，这显著改进了ADC的速度和可被处理的带宽。此外，通过量化器的等待时间限制最大采样频率，避免了由DEM逻辑引起的延迟。
图1是示出根据一些实施例的具有量化器104和动态元件匹配的系统100的示图。在一个实施例中，系统100是使用闪存架构的ADC，然而，在其他实施例中，还可以使用其他ADC架构。系统100具有连接至信号组合器114的模拟输入116。信号组合器114基于模拟反馈信号修改模拟输入信号，以生成提供给环路滤波器102的调整信号。在一些实施例中，环路滤波器102去除不想要的高频分量，并且例如是锁相环(PLL)滤波器、主动或被动环路滤波器或者另一种类型的滤波器。环路滤波器102向具有开关矩阵106的量化器104提供滤波信号。量化器104在数字输出118处提供数字输出信号。
数字输出信号还被提供给两个反馈元件。多位DAC 112接收数字输出信号，并将数字输出信号转换为被提供给信号组合器114的模拟反馈信号。数字输出信号还被提供给数字反馈环路，其与具有多位DAC 112的模拟反馈环路分离。来自数字输出信号的反馈被提供给DEM模块108。在一些实施例中，来自数字输出信号的反馈通过延迟(为了清楚未示出)被提供给DEM模块108。DEM模块108使用来自数字输出信号的反馈，以设置开关矩阵106的路由电路装置，并且进行量化器104中的比较器与锁存器和相关联的DAC元件之间的连接。在一些实施例中，DEM模块108跟随数字输出信号、开关矩阵路由的状态或者另一跟随变量，使得数字输出信号可以被施加给或用于修改开关矩阵106路由的先前状态。
图2A是示出根据一些实施例的具有被DEM模块212控制的开关矩阵106的量化器104的逻辑图。在一个实施例中，量化器104具有比较器组226，其具有对在输入Vin 220处接收的输入电压进行操作的多个比较器元件228A、…、228N。
比较器元件228A、…、228N中的每一个均通过开关矩阵106中的路由电路装置向锁存器206A、…206N(锁存并保持来自比较器元件228A、…、228N的输出值)提供输出。每个比较器元件228A、…、228N均确定输入信号与参考信号之间的关系。在一些实施例中，每个比较器元件228A、…、228N均接收处于或低于输入信号的参考电压，生成高输出信号或逻辑“1”，并且每个比较器元件228A、…、228N均接收大于输入信号的参考电压并生成低输出信号或逻辑“0”。
量化器104的开关矩阵106根据来自DEM模块212的信号将每个比较器元件228A、…、228N连接至锁存器206A、…206N。DEM模块212使得每个比较器元件228A、…、228N连接至单个锁存器206A、...206N，并且每个比较器元件228A、…、228N均连接至不同的锁存器206A、...206N。基于在反馈端口216处接收的将被传送给DEM模块212的反馈信号，当时钟信号为低时，比较器元件228A、…、228N与锁存器206A、...206N之间的连接的路由可以被复位或调整。因此，时钟信号中比较器元件228A、…、228N和锁存器206A、...206N处理输入信号的第一部分可以是判定相位，并且时钟信号中DEM设置开关矩阵106路由的第二部分可以是复位相位。虽然判定相位被描述为高时钟信号相位且复位相位被描述为低时钟信号相位，但应该理解，实施例不限于这种布置，并且可以在一些实施例中使用相反的设置。
根据开关矩阵106中的路由，锁存器206A、...206N通过开关矩阵106接收来自比较器元件228A、…、228N的逻辑信号或活动/不活动信号。在一些实施例中，锁存器206A、...206N可以是D触发器，但是在其他实施例中，其可以是JK锁存器或触发器、设置/复位(SR)锁存器、T触发器或者存储状态信息的其他电路或元件。在一些实施例中，锁存器206A、...206N可以通过时钟线224上的时钟信号来使能或复位。锁存器206A、...206N锁存并保持数据信号，并且在一些实施例中，将锁存的数据信号通过缓冲器208B提供给反馈DAC元件210。在一些实施例中，反馈DAC元件210可以处理来自锁存器206A、...206N的数据信号，以向滤波器或信号组合器提供反馈信号。此外，来自锁存器的数据信号还可以被编码或者以其他方式被处理，以生成输入信号的数字位流表示。
图2B是示出根据一些实施例的具有被DEM模块212控制的开关矩阵106的电阻闪存(resistive flash)ADC量化器104的逻辑图。在电阻闪存ADC实施例中，比较器组226中的每个比较器元件均可以是将输入电压与参考电压直接比较的比较器。参考电压电路202向多个比较器204A、…、204N中的每一个提供参考电压或参考信号。参考电压电路202提供在参考端口218处接收的最大参考电压Vmax的离散采样。在一些实施例中，参考电压电路202是电压阶梯或分压电路，其具有串联的一个或多个电阻器226。电阻器226具有基本相等的电阻值，使得每个电阻器226两端的压降基本相同，并且电阻器226之间的每个节点处的电压表示最大参考电压Vmax的基本成比例的采样。
每个比较器204A、…、204N均具有连接至参考电压电路202中的节点的第一输入并接收参考电压。比较器204A、…、204N中的每一个还具有连接至输入Vin 220的第二输入，并且第二输入通过输入Vin 220接收输入信号。比较器204A、…、204N将参考电压与输入信号进行比较，并基于比较生成输出。在一些实施例中，时钟线222也连接至每个比较器204A、…、204N，使得每个比较器204A、…、204N处的比较处理可以被使能或禁用。在一些实施例中，在时钟信号的判定相位中，在时钟信号的上升沿或者当时钟信号为高时使能比较器。
比较器204A、…、204N通过开关矩阵106中的路由电路装置向锁存器206A、…206N(锁存并保持来自比较器204A、…、204N的输出值)提供输出。每个比较器204A、…、204N接收来自参考电压电路202的不同参考电压，并且将相应的参考电压与输入信号进行比较，以生成逻辑“1”或“0”。例如，参考电压电路202可以基于最大参考电压提供1伏特递增的参考信号，例如在第一节点处为1伏特、在第二节点处为2伏特等等。1伏特输入信号可使得第一比较器204A输出逻辑“1”，因为1伏特的输入信号等于第一节点处的1伏特参考信号。第二比较器204B将输出逻辑“0”，因为1伏特的输入信号低于第二节点处的2伏特参考信号。
图2C是示出根据一些实施例的用于具有开关矩阵106的量化器104的开关电容器比较器元件240的示图。开关电容器比较器元件240的第一部分比较并确定正输入电压Vinp 220A与正参考电压Vrefp 230A之间的关系，并且通过共模电压Vcm 252来复位。开关电容器比较器元件240的第二部分比较并确定负输入电压Vinm 220B与负参考电压Vrefp 230B之间的关系，并且还通过共模电压Vcm 252来复位。开关电容器比较器元件240具有根据第一控制信号操作的第一相位开关250A、…、250D以及根据第二控制信号操作的第二相位开关248A、…、248F。
第一相位开关250A、…、250D将每个正和负输入电压Vinp 220A和Vinm 220B连接至高侧电容器244A和244B的第一端口以及低侧电容器246A和246B的第一端口。第二相位开关248A、…、248D将共模电压Vcm 252以及正和负参考电压230A和230B连接至高和低侧电容器244A、244B、246A和246B的第一端口。第一和第二相位开关250A、…、250D和248A、…、248D使得高和低侧电容器244A、244B、246A和246B具有指示正输入电压Vinp 220A是否成比例地高于正参考电压Vrefp 230A以及负输入电压Vinm 220B是否成比例地低于负参考电压Vrefm 230B的电压。附加的第二相位开关248E和248F将高和低侧电容器244A、244B、246A和246B的第二端口连接至共模电压Vcm 252，以复位高和低侧电容器244A、244B、246A和246B两端的电压。
开关电容器比较器元件240的第一部分中的高和低侧电容器244A和246A的第二端口向比较器242的第一端口提供输出。开关电容器比较器元件240的第二部分中的高和低侧电容器244B和246B的第二端口向比较器242的第二端口提供输出。然后，比较器242将来自比较器240的第一和第二部分的信号进行比较，并且生成指示输入信号与参考信号的关系的输出。
图2D是示出根据一些实施例的具有被DEM模块212控制的开关矩阵106的开关电容器闪存ADC量化器104的逻辑图。在开关电容器闪存ADC实施例中，比较器组226中的每个比较器元件均可以是开关电容器比较器元件240A、…、240N，其将正和负输入电压Vinp 220A和Vinm 220B与相应的正和负参考电压Vrefp 230A和Vrefm 230B进行比较。参考电压Vrefp 230A和Vrefm 230B是在参考信号端口处接收的信号，并且输入电压Vinp 220A和Vinm 220B是在输入端口处接收的信号。每个开关电容器比较器元件240A、…、240N均向开关矩阵106提供输出，用于路由至锁存器204A、…、204N。
在一些实施例中，每个开关电容器比较器元件240A、…、240N均使用相同的参考信号Vrefp 230A和Vrefm 230B。每个开关电容器比较器元件240A、…、240N中的电容器均可以被确定大小或形成为使得开关比较器元件240A、…、240N确定输入信号与参考信号的期望部分之间的关系。因此，对于每个开关电容器比较器元件240A、…、240N，不需要分别定制的参考信号。然而，在其他实施例中，单独的参考信号被提供给每个开关电容器比较器元件240A、…、240N。
图3A和图3B示出根据一些实施例的开关矩阵的电路图。所示开关矩阵具有根据控制信号将输入连接至输出的路由电路装置，并且可以设置在比较器和锁存器之间以将信号从比较器路由至锁存器。具体地，图3A是示例性的基于晶体管的开关矩阵300的电路图。根据金属氧化物场效应晶体管(MOSFET)来描述开关矩阵300的具体实施例，但其可以在结型场效应晶体管(JFET)、开关或其他切换元件中实施。在一些实施例中，晶体管是n沟道MOSFET，其是常关型的或者在栅极电压大约为零时关闭。
每个输入302A、…、302C均具有相关联的晶体管组308A、…、308C，并且每个晶体管组308A、…、308C均具有将每个输入302A、…、302C连接至每个输出304A、…、304C的一个或多个晶体管。每个晶体管组308A、…、308C中的每个晶体管的栅极均连接至控制输入组310A、…、310C中的控制输入。DEM模块导通每个晶体管组308A、…、308C中的一个晶体管，使得每个输入302A、…、302C连接至仅一个输出304A、…、304C。附加地，在实施例中，电流简单且高速，并且DEM模块跟随且控制由晶体管组308A、…、308C提供的路由，使得每个输入302A、…、302C连接至不同的输出304A、…、304C。DEM模块通过经由控制输入组310A、…、310C的控制输入提供高控制信号来控制晶体管，使得每个晶体管组308A、…、308C中的一个晶体管被导通或者在特定输入302A、…、302C和特定输出304A、…、304C之间传导。
图3B是示例性的基于多路复用器的开关矩阵350的电路图。在一些实施例中，输入302A、…、302C和输出304A、…、304C之间的连接被多路复用器322A、…、322C所控制。每个多路复用器322A、…、322C的选择器输入均连接至选择器控制输入320A、…、320C，并且DEM模块向每个复用器322A、…、322C提供选择信号，以将每个输入302A、…、302C路由至分离且不同的输出304A、…、304C。
图4A至图4H是示出根据一些实施例的具有开关矩阵106的量化器104的操作的示图。在所公开的实施例中，示出了具有电阻闪存比较器元件的2位量化器。然而，其他实施例可以具有用于处理任何数量的位的电路和元件，并且所示2位实施例是非限制性实施例，其被示出以解释量化器的操作。此外，可以使用任何类型的比较器元件，因为电阻闪存比较器元件不用于限制。具体地，图4A是示出处于初始状态的具有开关矩阵106的量化器104的示图。在一些实施例中，DEM模块212初始地设置开关矩阵106的路由电路装置以具有默认或初始路由404布置。因此，在一些实施例中，开关矩阵中的初始路由404可以不基于先前的数据值。在一个实施例中，DEM模块212设置开关矩阵106的路由404，使得第一比较器204A连接至第一锁存器206A，第二比较器204B连接至第二锁存器206B，并且第三比较器204C连接至第三锁存器206C。在输入Vin 220处接收到输入信号之前、在超时之后、在DEM模块处接收到复位信号之后或者根据另一条件，开关矩阵106的初始或默认状态可以通过DEM来设置而不管时钟信号如何。
图4B是示出在时钟信号408的判定相位期间量化器和开关矩阵106的操作的示图。可以在时钟线222处接收时钟信号408，并且在一些实施例中，时钟信号408的判定相位是时钟信号408的高部分。
在输入Vin 220处接收输入信号406的第一输入值。比较器204A、…、204C将输入值与通过参考电压电路提供给比较器204A、…、204C的相应参考电压进行比较。在所示实施例中，最大参考电压Vmax可以为4伏特，使得当在参考电压电路202中的电阻器中划分时，参考电压具有1伏特阶梯。因此，提供给第一比较器的参考电压为1伏特，提供给第二比较器204B的参考电压是2伏特，并且提供给第三比较器204C的参考电压为3伏特。此外，在所示实施例中，输入值为1伏特。第一比较器204A确定1伏特输入值等于或大于1伏特参考电压，并且生成“1”位值，其可以称为正位值或活动数据信号。通过活动数据信号410来指示正位值。第二和第三比较器204B和204C确定1伏特的输入值小于21伏特和3伏特的相应参考电压，并且输出“0”位值，其可以为低位值或负位值，可以通过不活动或浮置数据信号来表示。活动数据信号410被传送至开关矩阵106，其中路由404将活动数据信号提供给第一锁存器206A，在第一锁存器中被锁存并传送至第一缓冲器208A和反馈DAC元件201。在时钟信号408的判定相位中，比较器204A、…、204C和锁存器206A、…、206C被时钟信号的正部分激活，使得执行输入值和参考值的比较，并且所得到的数据信号被锁存。在一些实施例中，可以通过时钟信号的上升沿来触发比较器204A、…、204C的比较，并且锁存器208A、…、208C可以在时钟信号408的下降沿上锁存传送通过开关矩阵的信号。因此，时钟信号的频率或周期可以取决于或者至少大于通过比较器204A、…、204C、开关矩阵106和锁存器206A、…、206C的传播延迟。
在一些实施例中，DEM模块212跟随开关矩阵106中的路由404，并且向反馈DAC元件210提供关于路由404的路由信息，使得反馈DAC元件能够确定活动信号表示特定的电压电平。反馈DAC元件210可以使用路由信息以将进入的活动数据信号从锁存器路由至编码器的特定输入，从而生成二进制输出信号。在其他实施例中，反馈DAC元件210被配置为对发送接收的活动数据信号410的数量进行计数，并且根据接收的活动信号的数量来确定电压电平。在一个实施例中，反馈DAC元件210可以确定输入信号的值，因为输入信号的电压电平与活动数据线的数量、活动数据信号410的数量直接成比例。因此，单个活动数据信号410对应于1伏特输入值，两个活动数据信号410对应于2伏特输入信号值，等等。在另一实施例中，反馈DAC元件210可以对活动数据信号的数量进行计数，并且例如使用优先级编码器、加法器等基于活动数据信号的数量来生成编码输出值。
图4C是示出在时钟信号408的复位相位期间的量化器和开关矩阵106的操作的示图。在一些实施例中，时钟信号408的复位相位是时钟信号408中的循环的低部。
在复位相位期间不使用输入信号的输入值，并且输入值可以由先前值变化。在反馈端口216处接收通过先前输入值生成的量化器的输出，并且在一些实施例中被提供给DEM模块212。在所示实施例中，先前输入值为1，并且反馈值相应地为1。在一些实施例中，DEM模块212使用反馈值来调整开关矩阵106的路由。DEM模块212可以基于先前路由、基于先前数据值、基于先前路由和先前数据值或者基于另一值来使用路由分配系统。例如，DEM模块212可以使用循环路由分配系统内，其中比较器204A、…204C在每个复位相位中连接至列表中的下一个或随后的锁存器206A、…206C。在另一示例中，DEM模块212可以使用基于数据平均系统上的反馈数据值的路由分配系统，使得比较器204A、…204C和锁存器206A、…206C之间的连接通过反馈值而递增，并且每个锁存器206A、…206C被用于提供活动数据信号相等次数。在又一示例中，DEM模块212在随机分配系统中随机地在比较器204A、…204C和锁存器206A、…206C之间分配连接。
在所示实施例中，DEM模块212使用数据平均系统来基于反馈数据值分配路由。之前，在第一判定相位中，第一比较器204A连接至第一锁存器206A。DEM模块212跟随先前路由并且根据反馈值递增路由404。由于反馈值为1，所以DEM模块212将路由404递增1，并且将第一比较器204A连接至第二锁存器206B，第二比较器204B连接至第三锁存器206C，并且第三比较器204C连接至第一锁存器206A。由于第一锁存器204A仅处理活动数据信号，所以至少第二锁存器206B将处理下一活动数据信号。
在一些实施例中，DEM模块212可以在累加器中跟随分配数量，其中分配数量除以锁存器的数量以生成指示例如第一比较器204A应该连接至哪个锁存器的余数。然后，可以基于针对第一比较器204A确定的分配来分配剩余的比较器204B、…、204C。在其他实施例中，可以通过旋转穿过寄存器的值或者使用另一跟随系统来跟随一个或多个比较器204A、…、204C的分配。在一些实施例中，DEM模块212使用分立硬件电路或元件(诸如累加器、寄存器等)执行路由信息的跟随，或者在计算机可读介质中存储路由信息。
图4D是示出在时钟信号408的第二判定相位期间的量化器和开关矩阵106的操作的示图。在第二判定相位中，输入值为2，并且第一和第二比较器204A和204B确定输入值大于其相应的阈值，并且相应地生成活动数据信号410。通过在先前复位相位中设置的开关矩阵106的路由404，第一和第二比较器204A和204B分别连接至第二和第三锁存器206B和206C。活动数据信号410被传送通过开关矩阵106到达第二和第三锁存器206B和206C，并且在反馈DAC元件210上用于处理。
图4E是示出在时钟信号408的复位相位期间的量化器和开关矩阵106的操作的示图。在第二复位相位中，基于第二判定相位中的输出值的为2的反馈值在反馈端口216处被接收，并且被传送至DEM模块212。DEM模块212基于反馈值和第二判定相位中使用的先前路由调整开关矩阵106的路由404。在使用基于反馈数据值的数据平均路由分配系统的实施例中，DEM模块212可以通过为2的反馈值递增开关矩阵106中的连接。因此，由于先前路由404使第一比较器204A连接至第二锁存器206B，所以将路由递增2将使得第一比较器204A连接至第一锁存器206A，因为当递增超过锁存器的数量时用于第一比较器的连接分配翻滚(roll over)。相应地，第二和第三比较器204B和204C被分配给第二和第三锁存器206B和206C。基于反馈数据值的数据平均路由分配系统将路由分配递增实际活动数据线的数量，使得每个锁存器均使用相同数量的次数，确保在反馈DAC元件210的每个元件中平均任何误差。
图4F是示出在时钟信号408的第三判定相位期间的量化器和开关矩阵106的操作的示图。在第三判定相位中，输入值为2，并且第一和第二比较器204A和204B确定输入值大于其相应的阈值，并且相应地生成活动数据信号410。通过在先前复位相位中设置的开关矩阵106的路由404，第一和第二比较器204A和204B分别连接至第一和第二锁存器206A和206B。活动数据信号410被传送通过开关矩阵106到达第一和第二锁存器206A和206B，并且在反馈DAC元件210上用于处理。
图4G是示出在时钟信号408的复位相位期间的量化器和开关矩阵106的操作的示图。在第三复位相位中，基于第三判定相位中的输出值的为2的反馈值在反馈端口216处被接收，并且被传送至DEM模块212。DEM模块212基于反馈值和第三判定相位中使用的先前路由调整开关矩阵106的路由404。在所示实施例中，DEM模块212基于反馈数据值使用路由分配系统以确定开关矩阵106中的路由分配应该递增2的反馈值。因此，由于先前路由404使第一比较器204A连接至第一锁存器206A，所以将路由递增2将使得第一比较器204A连接至第三锁存器206C。第二和第三比较器204B和204C相应地被分配给第一和第二锁存器206A和206B。
图4H是示出在时钟信号408的第四判定相位期间的量化器和开关矩阵106的操作的示图。在第四判定相位中，输入值为2，并且第一和第二比较器204A和204B确定输入值大于其相应的阈值，并且相应地生成活动数据信号410。通过在先前复位相位中设置的开关矩阵106的路由404，第一和第二比较器204A和204B分别连接至第三和第一锁存器206C和206A。活动数据信号410被传送通过开关矩阵106到达第三和第一锁存器206C和206A，并且在反馈DAC元件210上用于处理。图4B至图4H所示输入值的路由分配和处理可以重复任何次数，并且偶尔可以通过将路由404设置为默认或初始值来复位或重新开始。
图5是示出根据一些实施例的使用具有开关矩阵的量化器的流程图。在框502中，设置初始开关矩阵路由。在一些实施例中，DEM模块设置初始开关矩阵路由。在框504中，例如接收输入信号的数据值。在框506中，在比较器处量化数据值。比较器将表示数据值的信号与在相应比较器处接收的相应参考信号进行比较，并且基于比较结果生成活动或不活动数据信号。在框508中，基于开关矩阵路由，量化后的数据被传送通过开关矩阵并路由至锁存器。然后，数据被锁存并传送至反馈DAC元件。在框510中接收反馈值。在DEM模块处接收反馈数据。在框512中，在一些实施例中根据反馈设置开关矩阵路由。在一些实施例中，还可以基于先前的路由信息来设置开关矩阵路由。在设置开关矩阵路由之后，可以将步骤504至512重复任何次数，以根据模拟信号生成数字位流。
一种示例性ADC设备包括多个比较器元件，多个比较器元件中的每个比较器元件均具有连接至输入端口的第一输入，多个比较器元件中的每个比较器元件均具有连接至参考信号端口的第二输入端口。该ADC设备还具有：开关矩阵，具有连接至多个比较器中的每个比较器的输出的路由电路装置；以及多个锁存器，多个锁存器中的每个锁存器均具有连接至路由电路装置的输入。路由电路装置被配置为根据在一个或多个控制端口处接收的一个或多个信号将多个比较器中的每个比较器的输出连接至多个锁存器中的每个锁存器的输入。
在一个实施例中，开关矩阵具有多个多路复用器。多个多路复用器中的每个多路复用器均连接在多个比较器和多个锁存器之间，并且多个多路复用器中的每个多路复用器的选择器输入均连接至一个或多个控制端口中的一个。在一个实施例中，开关矩阵具有多个晶体管组，每个晶体管组均连接在多个比较器元件和多个锁存器之间。多个晶体管组中的每个晶体管组的每个晶体管的栅极均连接至一个或多个控制端口中的一个。在一个实施例中，每个晶体管组均连接在多个比较器元件中的比较器元件的输出与多个锁存器中的每个锁存器的输入之间。在一个实施例中，该ADC设备还包括参考信号电路，其具有连接至最大参考电压节点的分压器电路。多个比较器元件中的每个比较器元件的第二输入端口连接至参考信号电路的不同节点。
一种示例性ADC设备包括：符号组合器，连接至输入端口；量化器，连接至符号组合器，量化器包括多个比较器元件，多个比较器元件被配置为确定在量化器输入端口处接收的信号与一个或多个参考信号之间的关系，并且根据该关系生成一个或多个活动数据信号。量化器还包括：开关矩阵，具有连接至多个比较器元件中的每个比较器元件的路由电路装置；以及多个锁存器，多个锁存器中的每个锁存器均连接至路由电路装置。路由电路装置被配置为根据在开关矩阵的一个或多个控制端口处接收的一个或多个信号将多个比较器元件中的每个比较器元件连接至多个锁存器中的每个锁存器。该ADC设备还具有：数模转换器(DAC)，在第一反馈环路中连接至量化器的输出和符号组合器；以及动态元件匹配(DEM)模块，在第一反馈路径中连接至量化器的输出和开关矩阵。DEM模块被配置为通过一个或多个控制端口将控制信号提供至开关矩阵，使得开关矩阵提供路由，该路由将多个比较器元件中的每个比较器元件连接至多个锁存器中的一个相应的、不同的锁存器。
在一个实施例中，开关矩阵具有连接在多个比较器元件和多个锁存器之间的多个开关元件，并且多个开关元件中的每个开关元件的控制输入连接至一个或多个控制端口中的一个。在一个实施例中，DEM模块被配置为根据来自先前时钟周期的反馈数据值在当前时钟周期中提供控制信号。在一个实施例中，DEM模块被进一步配置为根据来自先前时钟周期的路由信息在当前时钟周期中提供控制信号。在一个实施例中，DEM模块被配置为根据数据平均系统、随机分配系统和循环系统中的一个提供控制信号。在一个实施例中，DEM模块被配置为在时钟周期的复位相位中提供控制信号，并且多个比较器元件中的每个比较器元件均被配置为在时钟周期的判定相位中确定在量化器输入端口处接收的信号与一个或多个参考信号之间的关系。
一种示例性ADC设备包括多个比较器元件。每个比较器元件均被配置为根据输入信号和参考信号之间的关系生成活动数据信号。ADC设备还包括：多个锁存器；以及开关矩阵，具有控制端口并且连接在多个比较器和多个锁存器之间，开关矩阵具有路由电路装置，路由电路装置被配置为根据在控制端口处接收的一个或多个控制信号将每个比较器连接至每个锁存器，并且使锁存器根据由连接至锁存器的相应比较器生成的数据信号来锁存数据值。ADC设备还包括处理模块，其连接至锁存器并且被配置为根据由多个锁存器存储的数据值生成数字输出信号。
在一个实施例中，路由电路装置包括多个开关元件，多个开关元件被配置为将每个比较器连接至不同的锁存器。在一个实施例中，每个开关元件是多路复用器和晶体管组中的一个。在一个实施例中，该ADC设备还包括动态元件匹配(DEM)模块，DEM模块连接至控制端口并且被配置为在时钟周期的复位相位中提供一个或多个控制信号。多个比较器元件中的每个比较器元件进一步被配置为在时钟周期的判定相位中生成活动数据信号。
一种示例性方法包括：在多个比较器的每个比较器的输入处接收输入信号；通过确定多个比较器中的每个比较器处的第一输入值与相应参考信号之间的第一关系，在第一时钟周期中量化输入信号的第一输入值，并且根据第一关系生成第一数据信号；以及根据开关矩阵的路由通过开关矩阵将第一数据信号传送至多个锁存器。路由将多个比较器中的每个比较器连接至多个锁存器中的不同锁存器，路由是根据第一路由信息进行设置的。
在一个实施例中，该方法还包括：根据第一数据信号生成反馈值；根据控制信号在第二时钟周期的第一相位中设置开关矩阵中的路由，控制信号是根据不同于第一路由信息的第二路由信息生成的；通过确定多个比较器中的每个比较器处的第二输入值与相应参考信号之间的第二关系，在第二时钟周期的第二相位中量化输入信号的第二输入值，并且根据第二关系生成第二数据信号；以及在根据第二路由信息设置路由之后，根据开关矩阵的路由通过开关矩阵将第二数据信号传送至多个锁存器。在一个实施例中，该方法还包括：根据反馈值生成第二路由信息。在一个实施例中，该方法还包括：根据反馈值和第一路由信息生成第二路由信息。在一个实施例中，该方法还包括：根据反馈值和第一路由信息并且使用数据平均系统、随机分配系统和循环系统中的一个来生成第二路由信息。
虽然参照示例性实施例描述了本实用新型，但本说明书不用于限制。在参考说明书的情况下，本领域技术人员可以实现所示实施例的各种修改和组合以及本实用新型的其他实施例。因此，所附权利要求包括任何这种修改或实施例。