本实用新型实施例涉及开关技术领域，具体涉及一种自锁式电源开关装置。
背景技术：
目前，现有的自锁式电源开关装置通常包括：供电的电源设备、具有自锁功能的开关S1、3.3V DC-DC(Direct Current-Direct Current，直流电源-直流电源)变换器，以及待供电设备，如图1所示。其中，开关S1通常采用翘板式开关或自锁式按键，这两种开关都有自锁功能，即按下后能保持触点一直闭合，指导再次按下触点断开。
在现有的自锁式电源开关装置中，开关S1按下触点闭合，电池或电源提供的输入电压Vin使得3.3V DC-DC变换器上电启动，3.3V DC-DC变换器输出3.3V，待供电设备上电启动并开始工作。开关S1再次按下触点断开，3.3V DC-DC变换器断电，也就无法为待供电设备继续供电，待供电设备断电。
由于翘板式开关和自锁式按键体积较大，成本较高，不适合便携式设备使用。
技术实现要素：
由于现有技术存在的上述问题，本实用新型实施例提出一种自锁式电源开关装置。
第一方面，本实用新型实施例提出一种自锁式电源开关装置，包括：电源设备、自复式开关、隔离二极管、分压电路、自锁开关电路和自锁控制电路；其中，
所述电源设备的输出端与所述自复式开关的第一端连接；
所述自复式开关的第二端与所述隔离二极管的阳极连接；所述隔离二极管的阴极与所述自锁控制电路的供电输入端连接；所述自复式开关的第二端与所述分压电路的输入端连接；所述分压电路的输出端与所述自锁控制电路的信号检测端连接；
所述自锁控制电路的使能输出端与所述自锁开关电路的控制端连接；
所述自锁开关电路的输入端与所述电源设备的输出端连接；
所述自锁开关电路的输出端与所述隔离二极管的阴极和所述单片机的供电输入端连接；
其中，所述自锁开关电路的输出端与所述隔离二极管的阴极，均作为所述自锁式电源开关装置的供电输出端，用于为待供电设备提供电源；
所述自锁控制电路向自锁开关电路输出与信号检测端的电平变化状态和所述使能输出端当前的电平状态对应的开关使能信号，以控制所述自锁开关电路的导通或关闭。
优选地，所述自锁式电源开关装置还包括：直流电源变换器；
所述直流电源变换器的输入端与所述自锁开关电路的输出端和所述隔离二极管的阴极连接；
所述直流电源变换器的输出端作为所述自锁式电源开关装置的供电输出端。
优选地，所述分压电路包括第一分压电阻和第二分压电阻；
所述第一分压电阻的一端作为所述分压电路的输入端，所述第一分压电阻的另一端与所述第二分压电阻的一端连接，所述第二分压电阻的另一端接地GND；
所述第一分压电阻与所述第二分压电阻之间的连接点作为所述分压电路的电压输出端。
优选地，所述自锁开关电路包括：第一开关器件、第三分压电阻、第四分压电阻和第二开关器件；
其中，所述第一开关器件的第一控制端作为所述自锁开关电路的控制端，与所述自锁控制电路的使能输出端连接；
所述第一开关器件的第二控制端接GND；
所述第一开关器件的输出端与所述第四分压电阻的一端连接；
所述第四分压电阻的另一端与所述第二开关器件的第一控制端和所述第三分压电阻的一端连接；
所述第二开关器件的第二控制端作为所述自锁开关电路的输入端，与所述电源设备的输出端和所述第三分压电阻的另一端连接；
所述第二开关器件的输出端作为所述自锁开关电路的输出端；
所述开关使能信号为逻辑高电平时，所述第一开关器件和所述第二开关器件均导通；
所述开关使能信号为逻辑低电平时，所述第一开关器件和所述第二开关器件均关闭。
优选地，所述第一开关器件为NMOS晶体管；
所述第一开关器件的第一控制端具体为所述NMOS晶体管的栅极；所述第一开关器件的第二控制端具体为所述NMOS晶体管的源极；所述第一开关器件的输出端具体为所述NMOS晶体管的漏极。
优选地，所述第二开关器件为PMOS晶体管；
所述第二开关器件的第一控制端具体为所述PMOS晶体管的栅极；所述第二开关器件的第二控制端具体为所述PMOS晶体管的源极；所述第二开关器件的输出端具体为所述PMOS晶体管的漏极。
优选地，所述第一开关器件为NPN型晶体三极管；
所述第一开关器件的第一控制端具体为所述NPN型晶体三极管的基极；所述第一开关器件的第二控制端具体为所述NPN型晶体三极管的发射极；所述第一开关器件的输出端具体为所述NPN型晶体三极管的集电极。
优选地，所述第二开关器件为PNP型晶体三极管；
所述第二开关器件的第一控制端具体为所述PNP型晶体三极管的基极；所述第二开关器件的第二控制端具体为所述PNP型晶体三极管的发射极；所述第二开关器件的输出端具体为所述PNP型晶体三极管的集电极。
优选地，所述自锁控制电路包括：D触发器、反相器和滤波电容；其中，
所述D触发器的时钟控制端作为所述自锁控制电路的信号检测端，与所述滤波电容的一端连接；所述滤波电容的另一端接GND；
所述D触发器的Q输出端与所述反相器的输入端连接；
所述反相器的输出端与所述D触发器的D输入端连接，并作为所述自锁控制电路的使能输出端，与所述自锁开关电路的控制端连接；
所述D触发器的VCC输入端作为所述自锁控制电路的供电输入端。
本实用新型实施例提供的自锁式电源开关装置中，通过设置体积小成本低的自复式开关、自锁开关电路、分压电路和自锁控制电路，实现自锁功能的同时，减小开关体积、降低开关成本，更加适用于便携式设备。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1为现有技术的自锁式电源开关装置的结构示意图；
图2本实用新型一实施例提供的一种自锁式电源开关装置的结构示意图；
图3本实用新型一实施例提供的又一种自锁式电源开关装置的结构示意图；
图4为本实用新型一实施例提供的一种分压电路的电路示意图；
图5为本实用新型一实施例提供的又一种分压电路的结构示意图；
图6为本实用新型一实施例提供的一种自锁开关电路的电路示意图；
图7为本实用新型一实施例提供的自锁控制电路的电路示意图；
图8为本实用新型一实施例提供的一种自锁式电源开关装置的电路示意图。
具体实施方式
下面结合附图，对实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。
图2示出了本实用新型实施例提供的一种自锁式电源开关装置的结构示意图；如图2所示，自锁式电源开关装置可以包括：电源设备101、自复式开关102、隔离二极管103、分压电路104、自锁开关电路105和自锁控制电路106。
其中，电源设备101的输出端与自复式开关102的第一端连接。
自复式开关102的第二端与隔离二极管103的阳极连接。
隔离二极管103的阴极与自锁控制电路106的供电输入端连接。
自复式开关102的第二端与分压电路104的输入端连接。
分压电路104的输出端与自锁控制电路106的信号检测端连接。
自锁控制电路106的使能输出端与自锁开关电路105的控制端连接。
自锁开关电路105的输入端与电源设备101的输出端连接。
自锁开关电路105的输出端与隔离二极管的阴极和自锁控制电路106的供电输入端连接。
本实用新型实施例中，电源设备101具体为用于提供直流电的设备，比如电池；自复式开关102指的是支持按下触点闭合，松开触点断开的开关器件。
本实用新型实施例中，自锁开关电路105的输出端与隔离二极管103的阴极，均作为自锁式电源开关装置的供电输出端，用于为待供电设备提供电源。自锁控制电路106向自锁开关电路105输出与信号检测端的电平变化状态和使能输出端当前的电平状态对应的开关使能信号，以控制自锁开关电路105的导通或关闭，从而实现自锁式电源开关装置的开关控制。
这样，通过自锁控制电路106的使能输出端输出的开关使能信号来控制自锁开关电路105导通或关闭，可实现基于自锁开关电路105的开合来控制待供电设备的供断电，而不再依赖于自复式开关的开合，即实现了自锁。
本实用新型实施例中，自锁开关电路105导通时，电源设备101通过导通的自锁开关电路105为自锁控制电路106和待供电设备供电。而自复式开关松开且自锁开关电路105关闭时，电源设备101无法通过自锁开关电路105为自锁控制电路106和待供电设备供电。
本实用新型实施例中，隔离二极管103用于保障分压电路104的输出端的电压在松开自复式开关使触点断开后一直为逻辑低电平，在按下自复式开关使触点闭合后一直为逻辑高电平。
本实用新型实施例提供的自锁式电源开关装置中，通过设置体积小成本低的自复式开关、自锁开关电路和分压电路，实现自锁功能的同时，减小开关体积、降低开关成本，更加适用于便携式设备。
本实用新型实施例中，自锁控制电路的信号检测端的电平变化状态包括：由逻辑低电平“0”变为逻辑高电平“1”和由逻辑高电平“1”到逻辑低电平“0”。自锁控制电路的使能输出端当前的电平状态可以包括：逻辑高电平“1”或逻辑低电平“0”。
本实用新型实施例中，自锁控制电路的信号检测端的电平变化状态具体为：由逻辑低电平变为逻辑高电平，且使能输出端当前的电平状态具体为逻辑低电平时，自锁控制电路106的使能输出端输出的开关使能信号为逻辑高电平，用于控制自锁开关电路105导通。
自锁控制电路的信号检测端的电平变化状态具体为：由逻辑低电平变为逻辑高电平，且使能输出端当前的电平状态具体为逻辑高电平时，自锁控制电路106的使能输出端输出的开关使能信号为逻辑低电平，用于控制自锁开关电路105关闭。
本实用新型实施例中，逻辑低电平指的是TTL(Transistor-Transistor Logic，晶体管-晶体管逻辑)/CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)/LVTTL(Low Voltage Transistor-Transistor Logic，低压晶体管-晶体管逻辑)/LVCOMS(Low Voltage Complementary Metal Oxide Semiconductor，低压互补金属氧化物半导体)逻辑低电平；逻辑高电平指的是TTL/CMOS/LVTTL/LVCOMS逻辑高电平。例如，当电压小于0.3V时，电压为逻辑低电平；当电压大于2.5V时，电压为逻辑高电平。
以下详细说明本实用新型实施例提供的自锁式电源开关装置的工作原理：
本实用新型实施例中，在自锁控制电路未上电的情况下，按下自复式开关102使触点闭合。
一方面，由电源设备101提供的输入电压Vin，经过自复式开关102和隔离二极管103到达自锁控制电路106的供电输入端，为自锁控制电路106或待供电设备供电；自锁控制电路106的使能输出端当前的状态为逻辑低电平。
另一方面，由电源设备101提供的输入电压Vin，通过按下的自复式开关102为分压电路104供电，经过分压电路104的分压后，分压电路104的输出端的电平由逻辑低电平变为逻辑高电平；相应地，自锁控制电路106的信号检测端的电平发生变化，电平变化状态为由逻辑低电平变为逻辑高电平，触发自锁控制电路106的使能输出端输出的开关使能信号发生变化。
这样，在松开自复式开关102之前，电源设备101通过按下的自复式开关102和隔离二极管103为自锁控制电路106供电后，自锁控制电路106的使能输出端输出的开关使能信号为逻辑高电平；自锁开关电路105导通；电源设备101可以通过导通的自锁开关电路105为待供电设备和自锁控制电路106继续供电。
本实用新型实施例中，自锁开关电路105导通后，可松开自复式开关101。
本实用新型实施例中，在松开自复式开关101使触点断开后，电源设备101提供的输入电压Vin，将无法到达分压电路104，因此，分压电路104的输出端的电压将会降低至0V，使得自锁控制电路106的信号检测端的电平发生变化，即由逻辑高电平变为逻辑低电平。
相应地，自锁控制电路106的开关使能输出端仍然输出属于逻辑高电平的开关使能信号，即自锁控制电路106的开关使能输出端的电平状态维持在逻辑高电平上，使得自锁开关电路105保持导通。
在松开自复式开关101使触点断开后，电源设备101提供的输入电压Vin，虽然无法通过自复式开关102和隔离二极管为自锁控制电路106和待供电设备供电，但可以通过导通的自锁开关电路105为待供电设备和自锁控制电路106供电，实现自锁，直到自锁控制电路106控制自锁开关电路105关闭。
在松开自复式开关101使触点断开后，电源设备101通过导通的自锁开关电路105为待供电设备和自锁控制电路106供电的过程中，隔离二极管103可以起到隔离作用，用于保障分压电路104的输出端的电压在松开自复式开关使触点断开后一直为逻辑低电平，在按下自复式开关使触点闭合后一直为逻辑高电平，为自锁开关电路105的导通自锁提供保障。
本实用新型实施例中，在自锁控制电路106持续为自锁开关电路105提供属于逻辑高电平的开关使能信号的情况下，若按下自复式开关102使触点闭合，由电源设备101提供的输入电压Vin，通过按下的自复式开关102为分压电路104供电，经过分压电路104的分压后，分压电路104的输出端的电平由逻辑低电平变为逻辑高电平，即自锁控制电路106的信号检测端的电平发生变化，由逻辑低电平变为逻辑高电平。
由于自锁控制电路106的使能输出端当前的电平状态为逻辑高电平，因此，触发自锁控制电路106的使能输出端输出的开关使能信号发生变化。自锁控制电路106的使能输出端输出的开关使能信号由逻辑高电平变为逻辑低电平，使得自锁开关电路105关闭。
这样，电源设备101无法通过关闭的自锁开关电路105为待供电设备和自锁控制电路106供电。
本实用新型实施例中，自锁开关电路105关闭后，可松开自复式开关101。在松开自复式开关101使触点断开后，电源设备101也将无法通过自复式开关102和隔离二极管为自锁控制电路106和待供电设备供电，从而导致自锁控制电路106和待供电设备下电。
进一步地，基于上述实施例，如图3所示，本实用新型实施例提供的自锁式电源开关装置中除了包括：电源设备101、自复式开关102、隔离二极管103、分压电路104、自锁开关电路105和自锁控制电路106，还包括：直流电源变换器107。
本实用新型实施例中，直流电源变换器107的输入端与自锁开关电路105的输出端和隔离二极管103的阴极连接。直流电源变换器107的输出端作为自锁式电源开关装置的供电输出端，为自锁控制电路和待供电设备供电。
本实用新型实施例中，直流电源变换器107用于将从隔离二极管103的阴极输出的电压、和/或从自锁开关电路105的输出端输出的电压进行转换，以使得自锁式电源开关装置的供电输出端提供的电压满足待供电设备、和/或自锁控制电路106的使用要求。
实际应用中，直流电源变换器107可以具体为DC-DC变换器。
进一步地，基于上述实施例，如图4所示，本实用新型实施例提供的自锁式电源开关装置中，分压电路104包括第一分压电阻R1和第二分压电阻R2。
R1的一端作为分压电路104的输入端，R1的另一端与R2的一端连接，R2的另一端接GND。
R1与R2之间的连接点作为分压电路104的电压输出端。
本实用新型实施例中，按下自复式开关101使触点闭合后，由电源设备101提供的输入电压Vin，将通过按下的自复式开关102到达分压电路104，经R1和R2的分压，R2上的电压由0伏变为分压电路104的输出端电平由逻辑低电平变为逻辑高电平。
本实用新型实施例中，松开自复式开关101使触点断开后，由电源设备101提供的输入电压Vin，将无法通过松开的自复式开关102为分压电路104供电，因此，R1和R2上将无分压，即R1上的电压为0，R2上的电压为0，分压电路104的输出端电平由逻辑高电平变为逻辑低电平。
进一步地，基于上述实施例，如图5所示，本实用新型实施例提供的自锁式电源开关装置中，分压电路104包括R1、R2和滤波电容C1。
其中，C1的一端与R1和R2的连接点连接；C1的另一端接GND。
R1的一端作为分压电路104的输入端，R1的另一端与R2的一端连接，R2的另一端接GND。
R1与R2之间的连接点作为分压电路104的电压输出端。
R2与C1构成RC电路，用来消除自复式开关101按下时的抖动及毛刺。
进一步地，基于上述实施例，如图6所示，本实用新型实施例提供的自锁式电源开关装置中，自锁开关电路105包括：第一开关器件Q1、第三分压电阻R3、第四分压电阻R4和第二开关器件Q2。
其中，Q1的第一控制端作为自锁开关电路105的控制端，与自锁控制电路106的输出端连接。
Q1的第二控制端接GND。
Q1的输出端与R4的一端连接。
R4的另一端与Q2的第一控制端和R3的一端连接。
Q2的第二控制端作为自锁开关电路105的输入端，与电源设备101的输出端和R3的另一端连接。
Q2的输出端作为自锁开关电路105的输出端。
开关使能信号为逻辑高电平时，Q1和Q2均导通；
开关使能信号为逻辑低电平时，Q1和Q2均关闭。
本实用新型实施例中，自锁控制电路106输出的开关使能信号控制Q1导通或关闭；开关使能信号为逻辑高电平时，Q1导通；通过电源设备101提供的输入电压、Q1的输出电压，以及R3和R4的分压，使得Q2导通，即自锁开关电路105导通。开关使能信号为逻辑低电平时，Q1关闭，Q2关闭，即自锁开关电路105关闭。
进一步地，基于上述实施例，本实用新型实施例提供的自锁式电源开关装置中，自锁开关电路105中的Q1为NMOS晶体管或NPN型晶体三极管。
若Q1为NMOS晶体管，则Q1的第一控制端具体为NMOS晶体管的栅极；Q1的第二控制端具体为NMOS晶体管的源极；Q1的输出端具体为NMOS晶体管的漏极。
若Q1为NPN型晶体三极管，则Q1的第一控制端具体为NPN型晶体三极管的基极；Q1的第二控制端具体为NPN型晶体三极管的发射极；Q1的输出端具体为NPN型晶体三极管的集电极。
相应地，Q2为PMOS晶体管或PNP型晶体三极管。
若Q2为PMOS晶体管，则Q2的第一控制端具体为PMOS晶体管的栅极；Q2的第二控制端具体为PMOS晶体管的源极；Q2的输出端具体为PMOS晶体管的漏极。
若Q2为PNP型晶体三极管，则Q2的第一控制端具体为PNP型晶体三极管的基极；Q2的第二控制端具体为PNP型晶体三极管的发射极；Q2的输出端具体为PNP型晶体三极管的集电极。
本实用新型实施例中，自锁控制电路106输出的开关使能信号为逻辑高电平时，NMOS晶体管或NPN型晶体三极管导通；通过电源设备101提供的输入电压、Q1的输出电压，以及R3和R4的分压，Q2(PMOS晶体管或PNP型晶体三极管)的第一控制端电压低于第二控制端电压，且第二控制端与第一控制端之间的电压差大于Q2的开启阈值电压，Q2导通。这样，电源设备101可通过导通的PMOS晶体管或PNP型晶体三极管为待供电设备和自锁控制电路供电。
进一步地，基于上述实施例，如图7所示，本实用新型实施例提供的自锁式电源开关装置中，自锁控制电路106包括：D触发器D1和反相器D2。
其中，D触发器的时钟控制端作为自锁控制电路的信号检测端，与分压电路的输出端连接；D触发器的Q输出端与反相器的输入端连接；反相器的输出端与D触发器的D输入端连接，并作为自锁控制电路的使能输出端，与自锁开关电路的控制端连接；D触发器的VCC输入端作为自锁控制电路的供电输入端。
以下将以自锁开关电路105中的Q1为NMOS晶体管、Q2为PMOS晶体管为例详细说明本实用新型提供的自锁式电源开关装置的电路结构及其工作原理。
如图8所示，自锁式电源开关装置包括：电源设备、自复式开关S1、隔离二极管Q3、DC-DC变换器、第一分压电阻R1、第二分压电阻R2、滤波电容C1、NMOS晶体管Q1、第三分压电阻R3、第四分压电阻R4、PMOS晶体管Q2、D触发器D1和反相器D2。
其中，电源设备的输出端与S1的第一端、Q2的源极和R3的一端连接。
S1的第二端与Q3的阳极和R1的一端连接。
Q2的漏极与Q3的阴极和DC-DC变换器的输入端连接。Q2的栅极与R3的另一端、R4的一端连接。
R4的另一端与Q1的漏极连接。
Q1的源极接GND；R2的一端接GND；C1的一端接GND。
Q1的栅极与D触发器D1的D输入端和反相器D2的输出端连接；反相器D2的输入端与D触发器D1的Q输出端连接。
R2的另一端与R1的另一端、C1的另一端，以及D触发器D1的时钟端CLK连接。
DC-DC变换器的输出端作为自锁式电源开光装置的供电输出端，与D触发器D1的VCC输入端和待供电设备连接。
本实用新型实施例中，将Q2的漏极与Q3的阴极和DC-DC变换器的输入端的连接点，记为VBUS；将R4与Q1的漏极的连接点，记为V1；将Q2的栅极与R3、R4的连接点，记为V2；将R2与R1的连接点，记为V3；将D触发器D1的CLK端检测的信号，记为Button信号；将反相器D2的输出端输出的开关使能信号，记为PWE-EN信号。
基于上述电路结构，自锁式电源开关装置的工作原理如下：
按下按键S1，S1闭合，输入电源Vin经S1、Q3到达VBUS，DC-DC变换器上电输出。Vin电源经分压电阻R1、R2及滤波电容C1，使Button信号产生“0”到“1”的上升变化，Button接D1的时钟端CLK。上电前D触发器的D端为“0”，在CLK端上升沿触发下输出“0”，经反相器输出高电平“1”给PWR_EN端，PWR_EN＝“1”，Q1导通，V1点电压接近0V，V2点电压经R3、R4分压比Vin电压低VGS(大于Q2导通栅源电压最大值)，Q2导通，输入电源经Q2给待供电设备供电。
松开按键S1开关后，Button信号断电被拉低为“0”，D触发器CLK端没有上升沿输入，输出不变保持“1”，使Q1导通，继而使Q2导通，保持待供电设备上电状态。
关电过程：按下按键S1后S1闭合，Vin电源经分压电阻R1、R2及滤波电容C1，Button信号产生“0”到“1”的上升变化，此时D触发器的D端为“1”，D1输出“1”，经反相器输出“0”给PWR_EN端。PWR_EN＝“0”，Q1关断，V1、V2点电压近似输入电压Vin，Q2断开，待供电设备断电。
本实用新型的说明书中，使用自复式开关和自锁开关电路实现开关的自锁。通过D触发器及反相器实现控制信号PWR_EN的翻转：待供电设备没上电按下S1产生PWR_EN＝“1”，控制Q2导通待供电设备上电；待供电设备上电后按下S1产生PWR_EN＝“0”，控制Q2断开待供电设备下电。R2与C1组成的RC电路用来消除按键按下时的抖动及毛刺。断电时能实现电源与待供电设备之间的完全断开，降低电源功耗。
本实用新型的说明书中，说明了大量具体细节。然而，能够理解，本实用新型的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。