数字锁相环内部的杂波频率估计的制作方法
本公开涉及诸如3gpp、4g、lte、和5g的无线通信以及用于诸如wifi、802.11ac、802.11ax的标准的无线局域网(wlan)通信系统的领域，尤其涉及用于减少这些系统中的锁相环(pll)中的杂波的影响的方法和装置。
背景技术：
锁相环(pll)被广泛地用在通信系统(用于频率合成、载波与时钟和数据恢复的同步)、雷达系统、数字系统音调解码器和高速微处理器中的时钟树、视频信号和很多其他应用中。pll通常以数字锁相环(dpll)的形式用在数字信号处理系统中。pll在现代通信设备中的一个主要应用是在执行频率生成的频率合成器中。频率生成是在发射机和接收机二者中执行的重要功能，用于基带和rf信号的精确频率变换。
杂波(spur)是会劣化频率合成器的性能从而劣化设备的性能的意外信号。例如，在发射机中，频率合成器通常必须被设计为处理用于频谱屏蔽抑制的低杂散发射并保持适当的符号构造，以降低误差向量幅度(evm)。对于接收机，频率合成器还必须展现出低杂散生成，以在避免诸如相互混频之类的效应的同时对期望信号进行下转换并保持可接受的信噪比。低杂散输出在载波和数据恢复电路中也是很重要的，其中，恢复出的载波的信噪比在载波和数据恢复电路中是重要的。本文描述的实施例涉及控制数字pll中的杂散输出的方法。
附图说明
下面，将仅通过示例描述电路、装置、和/或方法的一些示例。在上下文中，将参考附图。
图1示出了包括频率生成系统的示例性pll架构，其中，该频率生成系统具有确定估计杂波频率的杂波频率估计电路。
图2示出了包括频率生成系统的另一示例性dpll架构，其中，该频率生成系统具有确定估计杂波频率的杂波频率估计电路。
图2a描绘了相位误差信号的数字快速傅里叶变换(dft)，以示出由图2的杂波频率估计电路中的示例处理电路执行的分析。
图3示出了概述用于估计用于消除pll中的杂波的杂波频率的示例方法的流程图。
图4示出了根据所描述的各个方面的包括pll系统的示例用户装备设备，其中，该pll系统包括反杂波系统。
具体实施方式
接收机或发射机系统中的大多数常见杂波来源之一在pll子系统中。杂波可以由除法器电路或分数除法器电路在pll子系统中生成。杂波也可以在vco或数字控制振荡器(nco)、相位检测器、和/或时间数字转换器(tdc)中生成。已经在参考信号上的输入杂波(称为参考杂波)也会导致pll杂波。杂波可以被从电源注入到pll系统。这些杂波在电子设备采用(需要通常会在电源线上产生杂波的开关的)dc到dc转换器时更常见。通常，杂波由pll中会导致轻微的过度校正或不足校正周期出现的某些机构创建。利用数字系统和数字pll，杂波还会由量化效应和取整误差导致。
已经存在用于减轻杂波的各种方法，例如，增大设备的分辨率或增加抖动信号以打破周期性。但是，增大数字设备的分辨率需要更大的功率和芯片面积，并且不总是会影响杂波。抖动技术仅在某些情况下可用，并且大部分情况下也不能减少杂波。另外，抖动实际上会将伪随机噪声注入到环路中以打破周期性，因此任何杂波减少都是以增加噪声基底为代价的。其他尝试在发送或接收链中包括陷波滤波器，这由于需要高度选择而难以实现。另外，陷波滤波器不容易被调谐到不同的频率，而这在合成器的工作条件改变时是必需的。
一些杂波消除系统通过向pll注入外部生成的校正项(称为“反杂波信号”)来减轻或消除pll中的杂波。创建具有与pll中存在的不期望的杂波相同的幅度、相位、和频率的反杂波信号。确定反杂波信号，以使所得出的和值(pll信号中的杂波+反杂波信号)将变为零。如果反杂波具有正确的幅度、频率、和相位，则在反杂波被注入到环路中时，不期望的杂波被消除。确定反杂波信号具有与预期杂波相同的增益和相位(或者替代地，预期杂波的相同增益和反相位)。这些杂波消除技术利用预先编程的“预期”杂波频率，该杂波频率是基于例如设备中的发射机/接收机的期望工作频率和/或期望杂波源而选择的先验频率。
尽管预定的期望杂波频率的使用在很多实例中提供了足够的杂波消除，但是现代设备显示出了在设计时选择预先编程的杂波频率的额外挑战。例如，在802.11ax标准中，客户端(sta)被要求相对于触发器帧对基于触发器的帧(多用户ofdma-ul)执行采样频率偏移(sfo)和中心频率偏移(cfo)校正，以最小化ici和用户间干扰。这种cfo频率校正通常是通过重新调谐设备的dpll进行的。在这种重新调谐操作之后，杂波频率位置可能会移到新位置，并且除非杂波消除系统考虑了杂波频率位置的改变，否则杂波不会被有效消除。
本文描述了基于来自pll的信号来估计pll中的杂波的杂波频率的系统、方法、和电路。这样，可以直接根据从pll或dpll接收到的诸如相位误差信号之类的信号来估计杂波频率。在一些情况下，这可以提高依赖于期望杂波频率生成反杂波信号的杂波消除系统的精确度。在其他情况下，像802.11ax基于触发器的帧一样，这可以使能杂波消除系统继续消除杂波(就像杂波频率已知为先验频率一样)。
现在将参考附图描述本公开，其中，相同的参考标号用于指代相同的元件，并且所示出的结构和设备不一定是按比例画出的。本文使用的术语“模块”、“组件”、“系统”、“电路”、“元件”、“切片”、“电路”等用于指代一个或多个电子组件、计算机相关实体、硬件、软件(例如，执行中)、和/或固件的集合。例如，电路或类似术语可以是处理器、处理器上运行的处理、控制器、对象、可执行程序、存储设备、和/或具有处理设备的计算机。例如，服务器上运行的应用和服务器也可以是电路。一个或多个电路可以驻留在相同的电路中，并且电路可以位于一个计算机上和/或分布在两个以上计算机之间。本文中可以描述元件集或其他电路集，其中，术语“集”可以理解为“一个或多个”。
作为另一示例，电路或类似术语可以是具有由电路或电子电路操作的机械部件提供的具体功能的装置，其中，该电路或电子电路可以由一个或多个处理器执行的固件应用或软件应用操作。一个或多个处理器可以在装置内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，电路可以是通过电子组件而不通过机械部件提供具体功能的装置；电子组件可以包括执行至少部分地赋予电子组件的功能的软件和/或固件的一个或多个处理器。
将理解的是，当某元件被称为“电连接”或“电耦合”到另一元件时，其可以物理连接或耦合到另一元件，以使得电流和/或电磁辐射(例如，信号)可以延着由这些元件形成的导电路径流动。介于中间的导电元件、电感元件、或电容元件在被描述为相互电耦合或电连接时，这些元件可以存在于该元件和另一元件之间。另外，当相互电耦合或电连接时，一个元件能够在没有物理接触或介于中间的组件的情况下，引导另一元件中的电压或电流流动或电磁波的传播。另外，当电压、电流、或信号被称为“应用于”某个元件时，该电压、电流、或信号可以通过物理连接或者通过不涉及物理连接的电容、电磁、或电感耦合被引导到该元件。
单词“示例性”的使用用于给出具体概念。本文中使用的术语仅用于描述特定示例的目的，而不用于限制示例。除非上下文有相反的明确指示，否则本文中使用的单数形式“一”、“一个”、和“该”也用于包括复数形式。将进一步理解的是，术语“包括”、“包含”、“具有”、和/或“含有”在用在本文中时，指定所列出的特征、整数、步骤、操作、元件、和/或组件的存在，但是并不排除一个或多个其他特征、整数、步骤、操作、元件、组件、和/或它们的群组的存在或添加。
在下面的描述中给出了多个细节，以提供对于本公开的实施例的更透彻的说明。但是，本领域技术人员将明白的是，本公开的实施例可以在没有这些具体细节的条件下实施。在其他实例中，以框图形式而没有详细示出公知的结构和设备，以避免模糊本公开的实施例。另外，除非有相反的指示，否则下文中描述的不同实施例的特征可以相互结合。
图1示出了包括杂波消除系统105的示例性频率生成系统100。频率生成系统100包括用于生成供发射机和接收机链(未示出)使用的具有期望频率的lo信号的pll110。出于描述的目的，“pll”是在参考时钟信号流过一组或一系列电子组件时对该参考时钟信号进行处理、操控、或操作的电子组件链。组成dpll的一组电子组件的一个示例在图2中示出。
由于pll110中的组件的操作，由pll处理的信号本身将被修正，并且在该链的不同点处在一些方面将不同。但是，出于描述的目的，术语“pll(或dpll)信号”在被用来指代流过pll或dpll的信号时可以指代任意变更阶段的任意形式的信号，而不限于dpll中的任意特定点的信号。例如，当参考时钟信号和反馈lo信号被相位检测器处理以生成相位误差信号并且该相位误差信号被低通滤波器处理以生成滤波信号时，相位误差信号和滤波信号二者都可以被称为“pll(或dpll)信号”。
最简单形式的传统锁相环包括三个元件：相位检测器、环路滤波器、以及压控振荡器(vco)或数控振荡器(dco)。相位检测器测量参考信号和vco/dco输出之间的相位误差。由于参考信号的变化和噪声改变的相位误差(相位检测器输出)被环路滤波器平滑化或平均。平均相位误差(环路滤波器的输出)被用来操控负反馈环路中的vco/dco，以驱动平均相位误差为零或尽可能以特定pll架构能够处理的程度接近零。
杂波消除系统105包括杂波频率估计电路130和反杂波电路150。杂波频率估计电路130被配置为从pll110接收锁相环(pll)信号，并基于接收到的pll信号确定pll信号中的杂波的估计杂波频率(fspur)。估计杂波频率被提供给反杂波电路150。
反杂波电路150被配置为基于估计杂波频率生成反杂波信号。反杂波信号具有与接收到的pll信号中的杂波的相位和增益相匹配的相位和增益。反杂波信号在本文中被描述为数字信号，因为这有利于执行计算以生成具有数字分量的反杂波信号。但是，反杂波信号也可以使用任何适当组件(包括模拟电路)生成。
注入电路170被配置为向第二pll信号注入反杂波信号、或者结合反杂波信号与第二pll信号。在所描述的系统中，反杂波信号和第二信号都是数字信号。但是，反杂波信号可以在被注入到模拟pll之前，由注入电路170中的数模转换器(dac)(未示出)转换为模拟信号。可以看出，在杂波消除系统105中，杂波频率是基于从pll接收到的第一pll信号估计得出的，因此反杂波信号反映了架构100的实际工作条件，并且反杂波信号将在第一pll信号改变时改变。
图2示出了包括杂波消除系统205和dpll210的示例dpll系统200。dpll210的操作与以上描述的内容类似。时间数字转换器(tdc)218对参考信号fref和压控振荡器(vco)217的输出进行比较。tdc218测量参考信号fref的上升沿和vco输出之间的时间，并且产生表示类似于相位差的测量时间的数字字。该测量时间(相位差)被添加到fref信号并被输入到相位检测器212，该相位检测器确定反馈lo信号的相位与fref信号的相位之间的相位误差。数字低通滤波器(lpf)214对相位误差中的突变进行平滑。经过平滑的相位误差被定标器(scaler)216定标，并且被用来驱动vco217生成lo信号。在锁定条件下，dpll环路驱动相位误差为零。
如参考图1所述，杂波消除系统205包括频率估计电路230，该频率估计电路包括输入电路232和处理电路234。输入电路232接收dpll信号。在图2所示的示例中，由输入电路232接收到的dpll信号是由相位检测器212生成的相位误差信号。频率估计电路230在反杂波电路250的启动之前被启动。频率估计电路230包括估计相位误差信号中的杂波的频率的处理电路234。
处理电路234可以使用任何适当技术确定估计杂波频率。一般，可以通过基于傅里叶变换(ft)的技术确定杂波频率，其中，这些基于ft的技术通过基于信号的某个数目的采样的自动校正分析的参数算法或技术检测信号窗口中的峰值。当参数技术更精确时，由于它们相对较高的处理开销，基于ft的技术会更适合用于便携式通信设备。将在基于ft的频率估计的背景中给出本描述的剩余部分，但是需要强调的是，处理电路234的功能不限于任何特定技术。
作为示例，在噪声的主要部分来自晶体的假设下，可以假设噪声(例如，杂波)是加法高斯白噪声(awgn)。最大似然(ml)估计器由dft图片在频域中的峰值位置给出。图2a示出了相位误差e[k]的dft图片。处理电路234识别dft图片中的“峰值”(横跨一些预定义的“噪声”阈值的所有“峰值”)。处理电路234随后确定这些“峰值”的频率位置。处理电路234计算这些“峰值”的位置作为相应的fspur(s)。fspur(s)被提供给反杂波电路250，该反杂波电路使用fspur消除dpll210中的杂波。处理电路234可以包括专用处理器或固件，或者可以实现为多用途处理器(参见图4中的处理器402)的功能。
在本示例中，dc峰值被忽略，并且由于杂波的对称性，只考虑具有“正”频的杂波。预先选择数目n，以识别待消除的杂波的数目。在图2a中，n是3，并且识别出八个峰值。因此，在图2a的示例中，三个最高峰值的频率fspur1、fspur2、和fspur3将被提供给反杂波电路250。但是，处理电路234可以基于任何给定标准选择任意数目的峰值。
现在将描述反杂波电路250和注入电路270的一个特定示例。但是，应该强调的是，反杂波电路250和注入电路270的功能不限于用于使用估计杂波频率生成反杂波信号scomp[k]的任何特定技术。
注入电路包括两个不同的加法器元件270a、270b。第一加法器元件270a放置在相位检测器212的输入端处。第二加法器元件270b放置在定标器216的输入端处。这样，反杂波信号可以在vco217的输入端或pll的tdc218的输出端处被注入。这些注入点之间的一个差别在于，一个在相位检测器前面，另一个在环路滤波器后面。从每个注入点到误差信号e[k]的传递函数不同，并且选项取决于杂波来源和传递函数。注入电路270被配置为响应于选择输入而选择一个注入点，然后可以基于条件实时切换注入点。
在一个示例中，杂波消除系统205可以被用来消除多个杂波。这里，可以存在单独的反杂波电路250来创建针对每个杂波的反杂波信号，并且每个注入电路270能够在不同注入点注入多个反杂波信号。另外，取决于每个杂波的传递函数，注入电路270选择两个加法器元件270a、270b之一，作为相应的反杂波信号的注入点。
当t＝0时，scomp[k]将为0，并且在逐采样地构建scomp[k]的多次迭代之后，scomp[k]将收敛到近似发送信号中的不想要的杂波的反杂波信号。这样，杂波消除系统找出“反杂波”项，并且以正确的相位和增益将其注入dpll210，使得杂波将被消除。反杂波信号或“反正弦”scomp[k]可以在注入点(例如，加法器元件)270a或270b中的任意注入点处添加。因此，校正项被注入电路270在dpll内部“减去”，使得误差信号e[k](例如，相位误差)表示杂波和反杂波信号之间的误差。
反杂波电路250包括梯度电路252、求解电路254、以及反杂波生成电路256。梯度电路被配置为计算误差信号(其包含孤立的杂波信号)的增益的梯度和误差信号的相位的梯度。如下面将更详细描述的，所述示例性求解电路254被配置为使用梯度来推导增益和相位系数gest[k]和
杂波信号具有一般形式：
其中，g和
反杂波信号具有一般形式：
求解电路254使用最小均方(lms)或任何其他自适应或非自适应方法找出gest和
杂波残余能量可以由以下等式表示：
其中，fsamp是采样频率，fspur是杂波频率。如刚刚讨论的，gest和
求解电路254可以如下找出系数。回想到目标是找出gest和
其中，最后相位-lms
gest(k)＝gest(k-1)-μgain·ggradient(k)等式5
类似地，根据以下等式确定相位-lms：
最后相位-lms
然后，根据以下的等式确定相位-lms：
本方法的思路在于，如果平方误差e2(k)梯度为正，则意味着误差e(k)将保持正增长(如果相同的权重(gest)被用于进一步的迭代)。这意味着权重(gest)应该被减小。相同的原则适用于权重
尽管这些方法在下面被示出并描述为一系列动作或事件，但是将明白的是，所示出的这些动作或事件的顺序不应该被理解为限制性的含义。例如，一些动作可以按照其他顺序进行和/或与除了本文示出和/或描述的动作以外的其他动作或事件同时进行。另外，并不是所有示出的动作都是实现本公开的实施例或一个或多个方面所必需的。另外，本文描述的一个或多个动作可以在一个或多个单独动作和/或阶段中进行。
图3描绘了概略示出用于消除收发信机信号中的杂波的方法300的一个实施例的流程图。方法300可以例如，由图1至图2的杂波频率估计电路执行。该方法包括：在步骤310从pll接收锁相环(pll)信号。在步骤320，基于接收到的pll信号确定接收到的pll信号中的杂波的估计杂波频率。在步骤330，通过向第二pll信号注入反杂波信号，基于估计杂波频率消除接收到的pll信号中的杂波。
在一个示例中，接收到的pll信号包括由pll中的相位检测器生成的相位误差信号。在一个示例中，通过以下处理确定估计杂波频率：分析接收到的pll信号的傅里叶变换(ft)；确定频率，相位误差信号的ft在该频率处超过阈值；以及确定估计杂波频率为相位误差信号的ft超过阈值的频率。
从以上描述可以看出，所公开的系统、设备、和方法通过生成近似预期杂波的反杂波信号提供有效的杂波消除，并且是基于反映收发信机的当前工作条件的估计杂波频率的。所公开的系统、设备、和方法可以在数字域实现，从而增大了性能并最小化了想要的信号的劣化。
为了提供所公开的主题的各个方面的进一步背景，图4示出了可以使能和/或利用所公开的方面的特征或方面的与网络接入(例如，基站、无线接入点、毫微微小区接入点等)有关的用户设备400(例如，移动设备、通信设备、个人数字助理等)的实施例的框图。
用户设备或移动通信设备400可以利用本文描述的根据各种方面的杂波消除电路的一个或多个方面。用户装备设备400例如，包括可以耦合到数据存储区或存储器403、前端404(例如，rf前端、声学前端、或其他类似前端)、以及用于连接到多个天线4061至406k(k是正整数)的多个天线端口407的基带处理器402。天线4061至406k可以接收并发送去往和来自诸如，接入点、接入终端、无线端口、路由器等的一个或多个无线设备的信号，这些无线设备可以在经由网络设备(未示出)生成的无线电接入网或其他通信网中操作。
用户设备400可以是用于传送rf信号的射频(rf)设备、用于传送声学信号的声学设备、或者任何其他信号通信设备(例如，计算机、个人数字助理、移动电话或智能电话、平板pc、调制解调器、笔记本、路由器、交换机、中继器、pc、网络设备、基站、或者可以操作以根据一个或多个不同的通信协议或标准与网络和其他设备通信的类似设备)。
前端404可以包括通信平台，该通信平台包括经由一个或多个接收机或发射机(例如，收发信机)408、复用/解复用组件412、以及调制/解调组件414提供用于接收或发送信号的处理、操控、和成形的电子组件和相关电路。前端404耦合到数字基带处理器402和一组天线端口407，其中，该组天线4061至406k可以是前端的部分。一方面，用户装备设备400包括锁相环系统410。
根据本公开的多个方面，处理器402可以至少部分地向移动通信设备400中的任意电子组件赋予功能。作为示例，处理器402可以被配置为至少部分地执行如图1至图2所述地生成反杂波信号的可执行指令。处理器402可以具体表现图1至图2的杂波频率估计电路、处理电路、反杂波电路、注入电路等的各个方面。
处理器402在功能上和/或通信地耦合到存储器403(例如，通过存储器总线)，以存储或提取至少部分地向通信平台或前端404、锁相环系统410、以及锁相环系统410的大体上的任何其他操作方面赋予功能并操作它们所必需的信息。如参考图1和图2所述，锁相环系统410包括至少一个振荡器(例如，vco、dco等)，可以经由根据本文描述的各方面的核心电压、粗调谐值、信号、字、或选择处理校准该至少一个振荡器。锁相环系统410还可以包括图1和图2的杂波消除电路105、205。
处理器402可以操作以使能移动通信设备400处理数据，用于利用复用/解复用组件412进行复用/解复用或者经由调制/解调组件414进行调制/解调(例如，实现直接和逆快速傅里叶变换(例如，图2的处理电路234)、调制速率的选择、数据包格式和分组间时间的选择等)。存储器403可以存储数据结构(例如，元数据)、代码结构(例如，模块、对象、类、进程等)或指令、网络或设备信息(例如，策略和规范、附件协议)、用于扰码、扩频、和前导(例如，参考信号)发射的代码序列、频率偏移、小区id、以及用于检测和识别与rf输入信号有关的各种特性、功率生成期间的功率输出或其他信号分量的其他数据。
尽管已经参考一个或多个实施方式示出并描述了本发明，但是在不偏离所附权利要求的精神和范围的条件下可以对所示出的示例做出修改和/或改变。尤其是对于由上述组件或结构(装配、设备、电路、系统等)执行的各种功能，除非有相反的指示，否则用于描述这种组件的术语(包括对“装置”的引用)意欲对应于执行所描述的组件的指定功能的任意组件或结构(例如，在功能上等同)，即使在结构上不等同于所公开的执行本文示出的本发明的示例性实施方式中的功能的结构。
示例可以包括诸如，用于执行该方法的动作或块的方法、装置、包括指令的至少一个机器可读介质(其中，所述指令在被机器执行时促使机器执行根据本文所述的实施例和示例的用于使用多个通信技术同时通信的装置或系统的方法的动作)的主题。
示例1是一种频率生成系统，包括杂波频率估计电路，该杂波频率估计电路被配置为从锁相环(pll)接收pll信号并基于接收到的pll信号确定接收到的pll信号中的杂波的估计杂波频率。频率生成系统包括反杂波电路，该反杂波电路被配置为基于估计杂波频率消除接收到的pll信号中的杂波。
示例2包括示例1的主题，包括或排除任何可选元件，其中，接收到的pll信号包括由pll的相位检测器生成的相位误差信号。
示例2包括示例2的主题，包括或排除任何可选元件，其中，杂波频率估计电路包括被配置为执行以下处理的处理电路：分析接收到的pll信号的傅里叶变换(ft)；确定频率，接收到的pll信号的ft在该频率处超过阈值；以及确定估计杂波频率为接收到的pll信号的ft超过阈值的频率。
示例4包括示例1的主题，包括或排除任何可选元件，其中，杂波频率估计电路包括处理电路，该处理电路被配置为应用参数算法确定估计杂波频率。
示例5包括示例1的主题，包括或排除任何可选元件，其中，接收到的pll信号是数字信号。
示例6包括示例1至5的主题，包括或排除任何可选元件，其中，反杂波电路被配置为基于估计杂波频率生成反杂波信号；并且频率生成系统包括注入电路，该注入电路被配置为向pll注入反杂波信号以消除pll信号中的杂波。
示例7包括示例6的主题，包括或排除任何可选元件，其中，注入电路被配置为基于选择输入来选择第一反杂波信号路径或第二反杂波信号路径，其中，注入电路包括：第一加法器元件，连接到第一反杂波信号路径并放置在pll中的相位检测器的输入端处；以及第二加法器元件，连接到第二反杂波信号路径并放置在pll的低通滤波器的输出端处。
示例8是一种被配置为消除锁相环(pll)系统中的杂波的方法，包括：从pll系统接收pll信号；基于接收到的pll信号确定接收到的pll信号中的杂波的估计杂波频率；以及基于估计杂波频率消除接收到的pll信号中的杂波。
示例9包括示例8的主题，包括或排除任何可选元件，其中，所述接收包括接收由pll的相位检测器生成的相位误差信号。
示例10包括示例8的主题，包括或排除任何可选元件，其中，所述确定包括：分析接收到的pll信号的傅里叶变换(ft)；确定频率，接收到的pll信号的ft在该频率处超过阈值；以及确定估计杂波频率为接收到的pll信号的ft超过阈值的频率。
示例11包括示例10的主题，包括或排除任何可选元件，包括利用参数算法确定估计杂波频率。
示例12包括示例8的主题，包括或排除任何可选元件，其中，接收到的pll信号是数字信号。
示例13包括示例8至12的主题，包括或排除任何可选元件，还包括：基于估计杂波频率生成反杂波信号；以及将反杂波信号注入pll以消除pll信号中的杂波。
示例14包括示例13的主题，包括或排除任何可选元件，包括：基于选择输入来选择第一反杂波信号路径或第二反杂波信号路径；当选择第一反杂波信号路径时，在pll的相位检测器的输入端处注入反杂波信号；以及当选择第二反杂波信号路径时，在pll的低通滤波器的输出端处注入反杂波信号。
示例15是一种杂波频率估计电路，包括：输入电路，被配置为从锁相环(pll)接收pll信号；以及处理电路，被配置为基于接收到的pll信号确定接收到的pll信号中的杂波的估计杂波频率。
示例16包括示例15的主题，包括或排除任何可选元件，其中，接收到的pll信号包括由pll的相位检测器生成的相位误差信号。
示例17包括示例15至16的主题，包括或排除任何可选元件，其中，处理电路被配置为：分析接收到的pll信号的傅里叶变换(ft)；确定频率，接收到的pll信号的ft在该频率处超过阈值；以及确定估计杂波频率为接收到的pll信号的ft超过阈值的频率。
示例18包括示例15至16的主题，包括或排除任何可选元件，其中，处理电路被配置为应用参数算法确定估计杂波频率。
示例19是一种存储计算机可执行指令的计算机可读存储设备，所述计算机可执行指令响应于被处理器执行而促使处理器消除锁相环(pll)系统中的杂波。所述指令包括用于以下处理的指令：从pll系统接收pll信号；基于接收到的pll信号确定接收到的pll信号中的杂波的估计杂波频率；以及基于估计杂波频率消除接收到的pll信号中的杂波。
示例20包括示例19的主题，包括或排除任何可选元件，其中，用于接收的指令包括用于接收由pll的相位检测器生成的相位误差信号的指令。
示例21包括示例19至20的主题，包括或排除任何可选元件，其中，用于确定的指令包括用于以下处理的指令：分析接收到的pll信号的傅里叶变换(ft)；确定频率，接收到的pll信号的ft在该频率处超过阈值；以及确定估计杂波频率为接收到的pll信号的ft超过阈值的频率。
示例22包括示例19至20的主题，包括或排除任何可选元件，其中，用于确定的指令包括用于利用参数算法确定估计杂波频率的指令。
示例23是一种被配置为消除锁相环(pll)系统中的杂波的设备，包括：用于从pll系统接收pll信号的装置；用于基于接收到的pll信号来确定接收到的pll信号中的杂波的估计杂波频率的装置；以及用于基于估计杂波频率来消除接收到的pll信号中的杂波的装置。
示例24包括示例23的主题，包括或排除任何可选元件，其中，用于接收的装置被配置为接收由pll的相位检测器生成的相位误差信号。
示例25包括示例23至24的主题，包括或排除任何可选元件，其中，用于确定的装置包括：用于分析接收到的pll信号的傅里叶变换(ft)的装置；用于确定频率的装置，接收到的pll信号的ft在该频率处超过阈值；以及用于确定估计杂波信号为接收到的pll信号的ft超过阈值的频率的装置。
结合本文公开的方面描述的各种说明性逻辑、逻辑块、模块、和电路可以利用被设计为执行本文描述的功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件、或它们的任意组合实现或执行。通用处理器可以是微处理器，但是替代地，处理器可以是任何传统处理器、控制器、微控制器、或状态机。
包括摘要中描述的内容在内的所示出的主题公开的实施例的以上描述不用于将所公开的实施例穷尽或限制到所公开的精确形式。尽管本文出于说明性目的描述了具体实施例和示例，但是相关领域技术人员可以认识到，落入这些实施例和示例范围内的各种修改是可能的。
这方面，尽管已经结合各种实施例和相应附图描述了所公开的主题，但是在可用的情况下，将理解的是，可以使用其他类似实施例或者可以在不偏离所公开的主题的条件下对所描述的实施例做出修改和添加，用于后执行所公开的主题的相同、类似、替代、或代用功能。因此，所公开的主题不应该被限制到本文描述的任何单个实施例，而应该根据下面所附的权利要求理解其宽度和范围。
尤其是对于由上述组件(装配、设备、电路、系统等)执行的各种功能，除非有相反的指示，否则用于描述这种组件的术语(包括引用“装置”)意欲对应于执行所描述的组件的指定功能的任意组件或结构，即使在结构上不等同于执行本公开所示出的示例性实施方式中的功能的结构。另外，尽管仅针对多个实施方式之一公开了特定特征，但是这种特征可以根据需要与其他实施方式的一个或多个其他特征结合并且对任意给定或特定应用是有利的。
- 还没有人留言评论。精彩留言会获得点赞！