本发明涉及降低DC偏置电压的差动放大装置。
背景技术：
以往公知由于元件的特性偏差，差动放大装置会产生DC偏置电压。此处，DC偏置电压是指例如即使使差动放大装置的输入端子之间短路等而使输入电压为零的情况下也略微出现的输出电压。本来，在理想的差动放大装置中，如果输入电压为零，则输出电压也应该为零，但因制造上的特性偏差等，有时产生微弱的输出电压。公知该DC偏置电压除以放大装置的放大率而转换为输入电压进行评估比较方便(例如参照专利文献1)。图12是示出以往的差动放大装置201的电路图。
对以往的差动放大装置201进行说明。以往的差动放大装置201具备输入端子211、212、输出端子213以及差动放大器221。差动放大器221放大正输入端子的电压与负输入端子的电压之间的差电压Vsi，作为输出端子的电压输出。
此处，设输入端子211的电压为V(211)、输入端子212的电压为V(212)、输出端子213的电压为V(213)。设输入至以往的差动放大装置201的信号电压(以下记作Vsi)为V(211)-V(212)。以往的差动放大装置201进行工作，以放大V(211)-V(212)表示的输入电压Vsi，生成V(213)。
专利文献1：再公表WO2006-093177号公报
技术实现要素：
如上所述，在以往的差动放大装置201中，在对放大器的输入电压为零的情况下，存在作为输出电压略微出现的DC偏置电压。将该DC偏置电压换算为输入电压并用Vni231表示，如图12所示，以插入到输入端子211与放大器221的正侧输入端子之间的形式表示。以往的差动放大装置201不仅放大以V(211)-V(212)表示的Vsi，还放大Vni231，输出至V(213)。
本发明是为了解决以上的课题而完成的，提供降低DC偏置电压的放大装置。
用于解决课题的手段
为了解决以往的问题，本发明的差动放大装置为以下的结构。差动放大装置的特征在于，其具备：斩波开关电路，其将输入信号的极性切换为正相或反相；VI转换电路，其将所述斩波开关电路的输出电压转换为电流；电容电路，其与所述VI转换电路的输出连接；以及放大电路，其同样地将与所述VI转换电路的输出连接的输入信号的极性切换为正相或反相并放大。
发明效果
根据本发明的差动放大装置，由于减少DC偏置电压的放大，能够提供提高了信噪比的差动放大装置。
附图说明
图1是示出本发明的实施方式的放大装置的一例的框图。
图2是示出斩波开关电路的一例的电路图。
图3是示出电容电路的一例的电路图。
图4是示出电容电路的另一例的电路图。
图5是示出电容电路的动作的一例的图。
图6是示出电容电路的动作的另一例的图。
图7是示出放大电路的一例的框图。
图8是示出放大电路的另一例的框图。
图9是示出本发明的其他实施方式的放大装置的一例的框图。
图10是示出本发明的其他实施方式的放大装置的一例的框图。
图11是示出本发明的实施方式的放大装置中的时钟的一例的图。
图12是示出以往的放大装置的电路图。
标号说明
101：差动放大装置；121：斩波开关电路；131：VI转换电路；141、142：电容电路；161、164：放大电路；163、165、221：差动放大器；171、231：DC偏置电压。
具体实施方式
(第1实施方式)
以下基于附图说明本发明的第一实施方式。图1是示出本发明的第一实施方式的放大装置的一例的框图。
基于图1对本发明的实施方式的差动放大装置101进行说明。图1所示的本发明的实施方式的差动放大装置101具备输入端子111、112、输出端子113、斩波开关电路121、VI转换电路131、电容电路141、以及放大电路161。
输入端子111与斩波开关电路121的端子INA连接。输入端子112与斩波开关电路121的端子INB连接。斩波开关电路121的端子OUTA与VI转换电路131的端子INP连接。斩波开关电路121的端子OUTB与VI转换电路131的端子INN连接。此处，将VI转换电路131的DC偏置电压换算为输入电压并用Vni171表示，以插入到斩波开关电路121的端子OUTA与VI转换电路131的端子INP之间的形式表示。VI转换电路131的端子OUTP与放大电路161的端子IN1以及电容电路141的端子INX连接。VI转换电路131的端子OUTN与放大电路161的端子IN2以及电容电路141的端子INY连接。放大电路161的端子OUT12与电容电路141的端子OUTXY以及输出端子113连接。
基于图2对斩波开关电路121进行说明。图2的斩波开关电路121具备端子INA、INB、OUTA、OUTB、按时钟信号Φ1进行通断的开关122、125、以及按时钟信号Φ2进行通断的开关123、124。端子INA通过开关122与端子OUTA连接，通过开关124与端子OUTB连接。端子INB通过开关123与端子OUTA连接，通过开关125与端子OUTB连接。
接下来，对斩波开关电路121的动作进行说明。此处，向斩波开关电路121输入图11所示的时钟。在周期0～2T的期间内，时钟信号Φ1为高电平、时钟信号Φ2为低电平，因此，开关122、125接通，开关123、124断开。成为端子INA与端子OUTA导通、且端子INB与端子OUTB导通的状态(以下称为正相的状态)。在周期2T～4T的期间内，时钟信号Φ1为低电平、时钟信号Φ2为高电平，因此，开关122、125断开，开关123、124接通。成为端子INA与端子OUTB导通、且端子INB与端子OUTA导通的状态(以下，称作反相的状态)。
对VI转换电路131进行说明。VI转换电路131具备端子INP、INN、OUTP、OUTN。VI转换电路131将电压转换为电流并输出。设端子INP的电压为V(INP)、端子INN的电压为V(INN)。如果输入差电压V(INP)-V(INN)为正，其大小越大，则从端子OUTP流出越大的电流，并从端子OUTN流入。如果输入差电压V(INP)-V(INN)为负，其绝对值的大小越大，则从端子OUTP流入越大的电流，并从端子OUTN流出。
如上所述，VI转换电路131的DC偏置电压(Vni171)换算为输入电压，如图1所示那样表示为插入到斩波开关电路121的端子OUTA与VI转换电路131的端子INP之间。VI转换电路131这样的差动型放大器通常施加负反馈而使用，输入端子为虚短路状态。因此，如果存在DC偏置电压，则大幅度影响VI转换电路131的输出。
基于图3对电容电路141进行说明。电容电路141具备电容143、144、145、146、按时钟信号Φ1进行通断的开关151、按时钟信号Φ2进行通断的开关152、按时钟信号Φ3进行通断的开关153、154、按时钟信号Φ4进行通断的开关155、156、以及端子INX、INY、OUTXY。对电容电路141内的连接进行说明。端子INX与开关151的第1端子连接。开关151的第2端子与开关153、155、电容143的第1端子连接。开关153的第2端子与开关156的第2端子、电容144的第1端子连接。开关155的第2端子与开关154的第2端子、电容145的第1端子连接。端子INY与开关152的第1端子连接。开关152的第2端子与开关154、156、电容146的第1端子连接。电容143～146的第2端子与端子OUTXY连接。
接着，对电容电路141的动作进行说明。此处，向电容电路141输入图11所示的时钟。在周期0～1T的期间内，时钟信号Φ1为高电平、时钟信号Φ2为低电平、时钟信号Φ3为低电平、时钟信号Φ4为高电平，因此，开关151、155、156接通，开关152、153、154断开。时钟Φ1为高电平，因此，输入正相的状态的信号。电荷经由端子INX而在电容143、145中蓄积。
在周期1T～2T的期间内，时钟信号Φ1为高电平、时钟信号Φ2为低电平、时钟信号Φ3为高电平、时钟信号Φ4为低电平，因此，开关151、153、154接通，开关152、155、156断开。电容143与电容144通过开关153连接，在电容143中蓄积的电荷在电容143与电容144之间相等地再分配。同样地，电容145与电容146通过开关154连接，在电容145中蓄积的电荷在电容145与电容146之间相等地再分配。电荷经由端子INX而在电容143、144中蓄积。
在周期2T～3T的期间内，时钟信号Φ1为低电平、时钟信号Φ2为高电平、时钟信号Φ3为高电平、时钟信号Φ4为低电平，因此，开关152、153、154接通，开关151、155、156断开。电荷经由端子INY而在电容145、146中蓄积。
在周期3T～4T的期间内，时钟信号Φ1为低电平、时钟信号Φ2为高电平、时钟信号Φ3为低电平、时钟信号Φ4为高电平，因此，开关152、155、156接通，开关151、153、154断开。电容143与电容145通过开关155连接，电容143与电容145中蓄积的电荷在电容143与电容145之间相等地再分配。同样地，电容144与电容146通过开关156连接，电容144与电容146中蓄积的电荷在电容144与电容146之间相等地再分配。电荷经由端子INY而在电容144、146中蓄积。电容电路141重复这里说明的动作。
基于图7对放大电路161进行说明。放大电路161具备端子IN1、IN2、OUT12、斩波开关电路162、以及差动放大器163。端子IN1与斩波开关电路162的INA端子连接。端子IN2与斩波开关电路162的INB端子连接。斩波开关电路162的OUTA端子与差动放大器163的正输入端子连接。斩波开关电路162的OUTB端子与差动放大器163的负输入端子连接。斩波开关电路162的内部结构与图2所示的斩波开关电路121相同，因此，省略说明。斩波开关电路162与前述的斩波开关电路121同步地根据时钟信号Φ1和时钟信号Φ2而切换输入侧与输出侧的连接。在斩波开关电路121为正相的状态时，斩波开关电路162也为正相的状态，在斩波开关电路121为反相的状态时，斩波开关电路162也为反相的状态。因此，输入信号全部成为正相的状态而输出。差动放大器163放大正输入与负输入之间的差电压，向OUT12输出。此外，电容电路141内的电容连接于差动放大器163的输入与输出之间，因此，还作为差动放大器163的相位补偿电容进行工作。
对整个差动放大装置101的动作进行说明。施加到输入端子111、112间的输入电压在根据时钟信号Φ1、2而切换的斩波开关电路121中交替地成为正相和反相。在该状态下，经过存在DC偏置电压的VI转换电路131，施加到根据时钟信号Φ1、2而进行切换的电容电路141与放大电路161。输入电压与时钟信号Φ1、2同步地传送，在放大电路161中成为正相的状态而向输出端子113输出。在斩波开关电路121的后级产生的DC偏置电压在不根据时钟信号Φ1、2进行切换的情况下施加到电容电路141，根据时钟信号Φ1、2进行切换而在电容电路内的电容143～146中蓄积，在时钟信号Φ3、4切换的时刻抵消。
基于图5详细地说明DC偏置电压抵消的动作。图5示出对DC偏置电压Vni进行VI转换后的电荷Qni在电容电路141中蓄积的情况。图5(a)是在周期1T～2T之间的状态下时钟信号Φ1Φ3为高电平、时钟信号Φ2Φ4为低电平、相关的开关进行通断的状态。从端子INX供给电荷+Qni，电荷+Qni的各一半在电容143、144中蓄积。图5(b)是在周期2T～3T之间的状态下时钟信号Φ2Φ3为高电平、时钟信号Φ1Φ4为低电平、相关的开关进行通断的状态。从端子INY供给电荷-Qni，电荷-Qni的各一半在电容145、146中蓄积。图5(c)是在3T时刻的状态下时钟信号Φ2Φ4切换为高电平、时钟信号Φ1Φ3切换为低电平、相关的开关进行通断的状态。电容143与电容145、以及电容144与电容146通过开关进行连接，蓄积的电荷消失。
接下来，关于输入端子间电压引起的电荷，与图6中同样地进行说明。如上所述，差动放大装置通常施加负反馈而使用，输入端子之间为虚短路状态，因此，不会产生输入端子间电压引起的电荷。但是，例如在电压跟随器电路中输入电压上升的情况下，输入端子间产生电压。在图6中，示出对与图5相同时刻的输入端子间电压Vsi进行VI转换后的电荷Qsi在电容电路141中蓄积的情况。图6(a)是在周期1T～2T之间时钟信号Φ1Φ3为高电平、时钟信号Φ2Φ4为低电平、相关的开关进行通断的状态。从端子INX供给电荷+Qsi，电荷+Qsi的各一半在电容143、144中蓄积。图6(b)是在周期2T～3T之间内时钟信号Φ2Φ3为高电平、时钟信号Φ1Φ4为低电平、相关的开关进行通断的状态。输入端子间电压通过斩波开关电路121进行切换，因此，与端子INX同极性的电荷被供给到端子INY。从端子INY供给电荷+Qsi，电荷+Qsi的各一半在电容145、146中蓄积。图6(c)是在3T时刻的状态下时钟信号Φ2Φ4切换为高电平、时钟信号Φ1Φ3切换为低电平、相关的开关进行通断的状态。电容143与电容145、以及电容144与电容146通过开关连接，但蓄积的电荷不消失。
如上所述，在本实施例的差动放大装置中，在输出端子处仅出现基于输入端子间电压的输出，不出现基于DC偏置电压的输出。可得到降低DC偏置电压、提高S/N比的差动放大装置。
(第2实施方式)
以下，说明本发明的第2实施方式。在第2实施方式中，第1实施方式的放大电路161成为放大电路164。图8中示出本实施方式的放大电路164的结构的一例。图8的放大电路164具备端子IN1、IN2、OUT12、差动放大器165、按时钟Φ1进行通断的开关166、以及按时钟Φ2进行通断的开关167。端子IN1与差动放大器165的输入INP连接。端子IN2与差动放大器165的输入INN连接。在OUT12端子与差动放大器165的OUTP之间，连接有按时钟信号Φ1进行通断的开关166。在OUT12端子与差动放大器165的OUTN之间，连接有按时钟信号Φ2进行通断的开关167。开关166、167根据时钟信号Φ1、2与斩波开关电路121同步地切换，因此，输入到放大电路164的、正相与反相切换的输入信号全部以正相的状态输出到端子OUT12。
在本实施方式的放大电路164中，连接有与第1实施方式同样的VI转换电路131、电容电路141、输出端子113。与第一实施方式同样地，可得到降低DC偏置电压、提高S/N比的差动放大装置。
(第3实施方式)
以下，基于附图说明本发明的第3实施方式。图9是示出本发明的第3实施方式的差动放大装置的一例的框图。在本实施方式中，如图9所示，具备电容电路142，该电容电路142具有与电容电路141同样的功能。电容电路141与电容电路142的区别在于按时钟信号Φ1进行通断的开关与按时钟信号Φ2进行通断的开关进行了调换。电容电路142的端子INX2与VI转换电路131的端子OUTP以及放大电路161的端子IN1连接。电容电路142的端子INY2与VI转换电路131的端子OUTN以及放大电路161的端子IN2连接。电容电路142的端子OUTXY2与负的电源电压VSS连接。基于图4说明电容电路142。端子INX2与按时钟信号Φ2进行通断的开关158的第1端子连接。开关158的第2端子与开关153、155、电容143的第1端子连接。端子INY2与按时钟信号Φ1进行通断的开关157的第1端子连接。开关157的第2端子与开关154、156、电容146的第1端子连接。其他的连接与第1实施方式相同，因此，省略说明。
基于图9，对本实施方式的差动放大装置101整体的动作进行说明。在图9中，施加于输入端子111、112间的输入电压在根据时钟信号Φ1、2进行切换的斩波开关电路121中交替地成为正相和反相。在该状态下，经由存在DC偏置电压的VI转换电路131，施加到根据时钟信号Φ1、2进行切换的电容电路142和放大电路161。输入电压与时钟信号Φ1、2同步地传送，在放大电路161中成为正相的状态，向输出端子113输出。在斩波开关电路121的后级产生的DC偏置电压在不按时钟信号Φ1、2进行切换的情况下施加到电容电路142，按时钟信号Φ1、2进行切换而在电容电路内的电容143～146中蓄积，在时钟信号Φ3、4切换的时刻抵消。
如上所述，在本实施例的差动放大装置中，在输出端子处仅出现基于输入电压的输出，不出现基于DC偏置电压的输出。可得到降低DC偏置电压、提高S/N比的差动放大装置。在第1实施方式的电容电路141的端子OUTXY与输出端子VOUT连接的情况下，对于放大电路161，可以期待作为有助于基于密勒效应的作用而限制带宽的效果的相位补偿电容发挥功能，因此，具有通过有效的带宽限制而容易确保相位裕度的优点。另一方面，在本实施方式的电容电路142的端子OUTXY2与负的电源电压VSS连接的情况下，对于放大电路161，虽不能期待密勒效应的作用，但带宽不会过度限制，具有容易确保高速的响应性的优点。
(第4实施方式)
以下，基于附图说明本发明的第4的实施方式。图10是示出本发明的第4实施方式的差动放大装置的一例的框图。在本实施例中，如图10所示，是同时合用电容电路141、142的一例。由于按时钟信号Φ1、Φ2进行通断的开关进行了调换，因此，电容电路141、142交替地输入VI转换电路131的输出。在本实施方式中，具有以下有优点：即使在由于负载变动等而使输出端子113的电压V(113)大振幅变动的情况下，由于电容电路142的作用，VI转换电路131的端子OUTP、OUTN的直流动作点也不易变动，可以期待更稳定的动作。
如上所述，根据本发明的差动放大装置，能够提供可降低DC偏置电压、提高S/N比的差动放大装置。