本发明涉及雷达频率源领域，特别涉及一种x波段超低相位噪声频率源的设计方法及雷达频率源。
背景技术：
微波频率源又称为微波频率综合器，是雷达、通信、电子对抗、微波测量仪器等电子系统的核心部件，其性能优劣直接影响到整个电子系统的总体性能。高性能雷达系统往往要求频率源具有宽频带、低相位噪声、高分辨率等性能指标。目前是德科技和罗德施瓦茨等大公司的频率源部件和产品代表了该领域的世界最高水平，例如是德科技的信号源产品在输出3～10ghz频率范围内，频率分辨率能达到1mhz，相位噪声指标达到-114dbc/hz@10khz；罗德施瓦茨smw200a信号源产品，载波在10ghz、20ghz、40ghz情况下相位噪声指标分别达到-108dbc/hz、-114dbc/hz、-120dbc/hz@10khz。
频率源有自激振荡源和合成频率源两种实现方式，微波波段频率源由于频率较高且要求很高的频率稳定度，无法采用直接振荡形式生成，因此必须采用频率合成方式实现。频率合成技术包含直接模拟频率合成、间接频率合成(即锁相环频率合成技术)以及直接数字频率合成三种主要方式，目前通信和雷达系统中使用的频率综合器均采用这三种频率合成方式或者其组合和衍生方式。
直接频率合成技术是将一个或多个基准频率通过倍频、分频、混频等电路措施，完成对信号频率的加、减、乘、除运算，再由窄带滤波器选出所需的频率，最后经放大器放大输出。直接频率合成技术具有频率转换速度快，相位噪声低的优点，但是由于此结构中采用了大量的模拟器件，也造成其输出杂散分量多、结构复杂、可靠性差的缺点。
锁相频率源(pll)具有频率稳定度高，寄生杂波小，频谱纯，相位噪声低等优点，一般锁相环频率源相位噪声可以满足大多数条件下的使用。由于半导体制造工艺和材料限制，目前最高端的锁相环芯片其100mhz鉴相相位噪声基底普遍在-146dbc～-153dbc@10khz，采用这样的锁相芯片实现x波段信号其相位噪声约为-106dbc～-113dbc@10khz，对于需要极低的相位噪声的大动态、高选择性的雷达系统来说，相位噪声距离技术指标要求仍有一定差距。
直接数字频率合成(dds)技术采用数字处理与频率合成技术相结合方式，以高速参考源作为时钟读取正弦函数表幅值然后经过数模转换并滤波，得到参考时钟的某个分频频率，控制分频比即可输出到不同的信号频率。其主要优点是相位噪声低、分辨率小、频率转换速度快。
目前，微波频率源分别具有如下不足：
仪器类频率源体积、功耗和成本均很大，且对工作环境要求较高，不适用舰载以及航空航天环境中使用；
直接合成方式的频率源体积、功耗均较大，且相位噪声随倍频次数恶化导致远端相位噪声过大；
锁相环合成方式目前业界x波段信号源最低的相位噪声水平为-113dbc@10khz，无法达到更高的相位噪声要求；
直接合成方式相位噪声恶化速度为20lgn，锁相环远端相位噪声取决于vco，两者在1mhz偏移处的相位噪声均在-130dbc水平，不满足远端-140dbc的相位噪声技术要求。
技术实现要素：
本发明针对目前微波频率源的上述不足，公开一种x波段超低相位噪声频率源的设计方法及雷达频率源，利用这种方法设计出来的是一款小型化低功耗的频率源，输出频率为10.4ghz，幅度13dbm，相位噪声达到-120dbc@1khz、-125dbc@10khz、-134dbc@100khz、-144dbc@1mhz、-146dbc@10mhz。相位噪声逼近20lgn规律，远端则优于20lgn规律，整体性能优于当前业界最高水平。
本发明实现其技术目的技术方案是：一种x波段超低相位噪声频率源的设计方法，包括以下步骤：
步骤1、选择晶体振荡器作为参考源，选择一款高品质恒温晶体振荡器；
步骤2、计算x波段的目标频率源的频率是晶体振荡器特征频率的m.5×2n倍，式中m、n为正整数；
步骤3、设计m.5倍的倍频器，对晶体振荡器输出的特征频率信号进行放大，提取m+1阶谐波，同时对晶体振荡器输出进行分频，并将m+1阶谐波和分频混频，然后进行带通滤波形成m.5倍的倍频信号；
步骤4、对m.5倍的倍频信号再进行n级倍频，形成目标频率源。
通过本发明的方法设计的雷达频率源实现了极低的相位噪声，同时体积和重量很小，对于军用装备的小型化和具有重要的意义。
进一步的，上述的x波段超低相位噪声频率源的设计方法中：在步骤3中，还包括利用极窄滤波对m.5倍的倍频信号进行滤波实现对远边带相位噪声进行抑制。
进一步的，上述的x波段超低相位噪声频率源的设计方法中：在步骤3中，采用鉴相器和声表振荡器形成本频锁相环对m.5倍的倍频信号进行提纯。
进一步的，上述的x波段超低相位噪声频率源的设计方法中：选择相位噪声水平可以达到：-130dbc@100hz、-160dbc@1khz、-165dbc@10khz、-170dbc@100khz、-170dbc@1mhz、-170dbc@10mhz的高品质100mhz恒温晶体振荡器作为参考源。
进一步的，上述的x波段超低相位噪声频率源的设计方法中：目标频率源的频率是晶体振荡器特征频率的6.5×24倍。
本发明还提供一种x波段超低相位噪声雷达频率源，包括参考源和倍频器，所述的参考源为恒温晶体振荡器，所述的倍频器包括m.5倍倍频器和n级倍频器；
所述的m.5倍倍频器包括射频放大器、中心频率为m+1倍参考源频率的第一带通滤波器、分频器、混频器和中心频率为m.5倍参考源频率的第二带通滤波器；
所述的恒温晶体振荡器的输出分别接射频放大器和分频器的输入端相连，射频放大器的输出端接第一带通滤波器的输入端，第一带能滤波器的输出端接混频器的第一输入端，所述分频器的输出端接混频器的第二输入端，所述的混频器的输出端接第二带通滤波器的输入端；
所述的第二带通滤波器输出端接n级倍频器的输入端
所述的m、n分别为正整数。
进一步的，上述的x波段超低相位噪声雷达频率源中：还包括相噪滤波器，所述的相噪滤波器设置在所述的m.5倍倍频器和n级倍频器之间，为带宽为200khz的声表滤波器。
进一步的，上述的x波段超低相位噪声雷达频率源中：还包括相噪滤波器，所述的相噪滤波器设置在所述的m.5倍倍频器和n级倍频器之间，所述的相噪滤波器包括鉴相器、声表振荡器、耦合器，所述的耦合器耦合一部分声表振荡器的功率与参考进行鉴相，鉴相信号控制振荡器调谐进而达到锁定。
进一步的，上述的x波段超低相位噪声雷达频率源中：所述的参考源为相位噪声水平可以达到：-130dbc@100hz、-160dbc@1khz、-165dbc@10khz、-170dbc@100khz、-170dbc@1mhz、-170dbc@10mhz的高品质100mhz恒温晶体振荡器。
进一步的，上述的x波段超低相位噪声雷达频率源中：雷达频率源的频率是晶体振荡器特征频率的6.5×24倍。
以下将结合附图和实施例，对本发明进行较为详细的说明。
附图说明
图1为本发明实施例1x波段超低相位噪声雷达频率源结构框图。
图2为本发明实施例16.5倍倍频器的结构框。
图3为本发明实施例1相位噪声远端滤波设计框图。
图4为本发明实施例1相位噪声远端滤波效果示意图。
图5为本发明实施例116倍倍频器的结构框。
具体实施方式
本实施例是一种针对现有信号源体积庞大、功耗高以及信号源相位噪声不佳等缺点，提出的一种x波段超低相位噪声雷达频率源，可以在小型、低功耗的基础上，实现超低相位噪声的x波段高品质信号源。
本实施例中，基本设计过程如下：
s1、选择-130dbc@100hz、-160dbc@1khz、-165dbc@10khz、-170dbc@100khz、-170dbc@1mhz、-170dbc@10mhz的高品质100mhz恒温晶体振荡器做参考源。
s2、确定6.5倍和16倍两级倍频器。
s3、设计6.5倍的倍频器，对晶体振荡器输出的特征频率信号进行放大，提取7阶谐波，同时对晶体振荡器输出进行分频，并将7阶谐波和分频混频，然后进行带通滤波形成6.5倍的倍频信号；即650m中频信号。
s4、对650mhz信号再进行n级倍频，形成目标雷达频率源。
基本设计框图如图1所示，晶体振荡器输出100mhz参考信号，使用倍频和混频方式实现6.5倍的倍频信号，即首先生成650mhz信号；然后采用相位噪声滤波模块降低650mhz信号远端相位噪声；最后对650mhz信号16倍频生成10.4ghz的x波段信号。
本实施例中，采用如下设计方案：
采用高品质恒温晶体振荡器作为参考源，目前较高水平的100mhz恒温晶振的相位噪声水平可以达到：-130dbc@100hz、-160dbc@1khz、-165dbc@10khz、-170dbc@100khz、-170dbc@1mhz、-170dbc@10mhz。
根据锁相环的理论，锁相输出的信号的相位噪声取决于参考晶振、锁相环路相位噪声基底以及闪烁噪声基底三者较差的一方，由于锁相环芯片的半导体制造工艺和材料性质限制，锁相环路相位噪声基底以及闪烁噪声基底没有质的提升，因此单方面提高参考晶振相位噪声是无法改善最终输出信号的相位噪声性能。因此本实施例采用直接合成技术而非锁相技术，相位噪声损失很小。
采用低残余相位噪声的有源器件，本实施例中使用的分频器、倍频器和放大器均采用低相位噪声器件，可有效降低倍频过程中额外的相位噪声恶化。
采用合理的拓扑架构，混频器的本振一般频率较高，相位噪声比中频高，因此混频后的射频输出相位噪声取决于本振的相位噪声，因此在信号链路设计应注意本振相位噪声控制，而中频相位噪声不起决定作用，对器件要求不高，可采用低成本的器件设计。
本实施例采用直接合成法生成最终的频率，由于倍频和混频伴生的谐波和高次混频分量丰富，需要采用合适的窄带滤波器予以滤除。
采用相位噪声远端滤波技术对中间频率(650mhz)进行远端相位噪声改善，这样能确保倍频后输出的远端相位噪声优于理论上的20lgn的相位噪声恶化。
其中，6.5倍倍频采用倍频、分频和混频方式实现。如图2所示，首先采用低饱和输出功率的射频放大器对100mhz参考信号进行放大，使用窄带滤波器提取700mhz谐波信号多为本振信号；采用残余相位噪声在-155dbc以下的分频器生成50mhz中频信号；两者混频后滤波生成650mhz，即实现6.5倍倍频。700mhz本振信号相位噪声恶化17db，即-113dbc@100hz、-143dbc@1khz、-148dbc@10khz、-153dbc@100khz、-153dbc@1mhz、-153dbc@10mhz，如果50mhz中频信号的相位噪声在-155dbc以下，则混频后生成的650mhz信号相位噪声取决于本振信号的相位噪声。
如果对650mhz信号直接16倍频，生成的10.4ghz信号相位噪声将恶化24db，此时可达到的相位噪声水平为：-89dbc@100hz、-119dbc@1khz、-124dbc@10khz、-129dbc@100khz、-129dbc@1mhz、-129dbc@10mhz。此时远端相位噪声理论上只有-129dbc，实际由于有源电路的残余噪声影响还会更差，已无法满足-140dbc的高性能雷达远端相位噪声的技术要求。
可以采用极窄带滤波器对650mhz信号进行滤波以期望对远边带相位噪声进行抑制，例入采用带宽为200khz的声表滤波器即可以对100khz以远的相位噪声进行抑制，中国台湾嘉硕和韩国三星已能够提供类似频率的极窄带声表滤波器。
实际上，本实施例中采用鉴相器和声表振荡器形成本频锁相环对650mhz信号进行提纯。如图3所示，耦合一部分声表振荡器的功率与参考进行鉴相，鉴相信号控制振荡器调谐进而达到锁定。由于锁相环在电路性能上为一窄带滤波器，如图4所示，利用环路滤波器对650mhz的参考信号进行滤波，环路带宽内的相位噪声与参考一致，而带宽外的相位噪声取决于声表振荡器。开环声表振荡器的带外相位噪声可达-158dbc@100khz、-168dbc@1mhz、-170dbc@10mhz，可见这种相位噪声远端滤波滤波方式相当于对100khz、1mhz和10mhz分别抑制29db，39db和41db。
16倍频采用常规的无源或有源倍频芯片，确保倍频芯片的残余相位噪声低于倍频后信号自有相位噪声5db以上即可。本发明采用2倍、2倍和4倍的倍频方式，如图5所示，芯片采用mini和adi公司的倍频芯片完成16倍频，并采用窄带腔体滤波器提取10.4ghz信号输出。
本实施例生成的10.4ghz信号为单频点，配合dds混频即可生成x波段宽带快速极低相位噪声捷变扫频源，具有很好的灵活性。
针对现存技术存在的不足之处，本实施例设计一款小型化低功耗x波段超低相位噪声频率源，输出频率为10.4ghz，幅度13dbm，相位噪声达到-120dbc@1khz、-125dbc@10khz、-134dbc@100khz、-144dbc@1mhz、-146dbc@10mhz。相位噪声逼近20lgn规律，远端则优于20lgn规律，整体性能优于当前业界最高水平。
本实施例可以达到以下目的：
可以说，通过使用本实施例，实现了极低的相位噪声，同时体积和重量很小，对于军用装备的小型化和轻型化具有重要的意义。
本实施例结合了直接合成和锁相环合成的优点，设计了极低相位噪声的x波段频率源，其输出频率为10.4ghz，幅度13dbm，相位噪声达到-92dbc@100hz、-119dbc@1khz、-125dbc@10khz、-134dbc@100khz、-144dbc@1mhz、-146dbc@10mhz，优于当前业界最高水平。电路设计采用商用芯片完成，具有体积小、重量轻和低成本等优点，结构采用一体化设计，采用轻型铝合金加工，尺寸为120x60x12mm，重量为250g。