本发明属于电子电路技术领域，涉及一种电平转换电路，尤其涉及一种适合于高速操作的高压电平转换电路。
背景技术：
电平转换电路包括高压电平转换电路和低压电平转换电路，其中高压电平转换电路将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出极的控制。通常，根据输出高压控制信号极性的不同，电平转换电路可分为负压电平转换电路和正压电平转换电路。典型的电平转换电路通过一对晶体管接收输入信号，然而，当输入信号电平大幅下降时，驱动管的驱动能力就会变差，并且电路的延迟会增加。此外，极端的电压下降可进一步造成不期望的输出信号的周期变化，甚至可能因为输入晶体管无法被极低的输入信号电压导通，而造成转化电路无法工作。而且传统的电平转换电路由于使用过多的高击穿电压管，导致转换速度比较慢。
技术实现要素：
针对上述不足之处，本发明提供一种电平转换电路，能够解决传统电平转换电路中驱动能力不足和转换速度较慢的缺点，在没有退化可靠性的情况下实现高速操作。
本发明的技术方案为：
一种电平转换电路，包括电平转换单元110、第一时序控制单元100和第二时序控制单元120，
所述电平转换单元110包括反相器inv1、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第八nmos管mn8、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第一电容c1和第二电容c2，
第三pmos管mp3的源极作为所述电平转换单元110的第一输入端连接所述第一时序控制单元100的输出端，其栅极连接第四pmos管mp4的栅极并接地vss，其漏极连接第四nmos管mn4和第六nmos管mn6的栅极并通过第一电容c1后接地vss；
第四pmos管mp4的源极作为所述电平转换单元110的第二输入端连接所述第二时序控制单元120的输出端，其漏极连接第三nmos管mn3和第五nmos管mn5的栅极并通过第二电容c2后接地vss；
第三nmos管mn3的源极连接第五nmos管mn5的漏极，其漏极连接第六pmos管mp6、第八pmos管mp8和第八nmos管mn8的栅极并作为第一节点；
第四nmos管nm4的源极连接第六nmos管mn6的漏极，其漏极连接第五pmos管mp5、第七pmos管mp7和第七nmos管mn7的栅极并作为第二节点；
第六pmos管mp6的漏极连接所述第二节点，第五pmos管mp5的漏极连接所述第一节点；
第七nmos管mn7的漏极连接第七pmos管mp7的漏极并作为所述电平转换电路的第一输出端，第八nmos管mn8的漏极连接第八pmos管mp8的漏极并作为所述电平转换电路的第二输出端；
第五nmos管mn5、第六nmos管mn6、第七nmos管mn7和第八nmos管mn8的源极接地；第五pmos管mp5、第六pmos管mp6、第七pmos管mp7和第八pmos管mp8的源极连接高电源电压vddh；
所述电平转换电路的输入端连接所述第一时序控制单元100的输入端和所述反相器inv1的输入端，所述反相器inv1的输出端连接所述第二时序控制单元120的输入端。
具体的，所述第一时序控制单元100包括第一nmos管mn1和第一pmos管mp1，第一nmos管mn1和第一pmos管mp1的栅极互连并作为所述第一时序控制单元100的输入端，其漏极也互连并作为所述第一时序控制单体100的输出端，第一pmos管mp1的源极连接低电源电压vdd，第一nmos管mn1的源极接地vss；
所述第二时序控制单元120包括第二nmos管mn2和第二pmos管mp2，第二nmos管mn2和第二pmos管mp2的栅极互连并作为所述第二时序控制单元120的输入端，其漏极也互连并作为所述第二时序控制单元120的输出端，第二pmos管mp2的源极连接低电源电压vdd，第二nmos管mn2的源极接地vss。
具体的，所述反相器inv1的电源轨为低电源电压vdd到地电平vss。
具体的，所述第五pmos管mp5的漏极和所述第一节点之间还设置有第九pmos管mp9，第九pmos管mp9的源极连接第五pmos管mp5的漏极，其漏极连接所述第一节点，其栅极连接第四pmos管mp4的漏极；
所述第六pmos管mp6的漏极和所述第二节点之间还设置有第十pmos管mp10，第十pmos管mp10的源极连接第六pmos管mp6的漏极，其漏极连接所述第二节点，其栅极连接第三pmos管mp3的漏极。
具体的，所述第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3和第四pmos管mp4为低击穿电压管，所述第七nmos管mn7、第八nmos管mn8、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第九pmos管mp9和第十pmos管mp10为高击穿电压管。
本发明的有益效果为：提高了电路的驱动能力，具有高转换速率和结构简单的优点，同时保证了电平转换输出稳定，在没有退化可靠性的情况下实现高速操作的高压电平转换。
附图说明
图1为本发明实施例一提出的一种电平转换电路的结构示意图。
图2为本发明实施例一提出的一种电平转换电路操作时序图。
图3为本发明实施例二提出的一种电平转换电路的结构示意图。
具体实施方式
下面结合附图和具体实施方式，详细描述本发明的技术方案。
本发明提出的电平转换电路，用于将低压控制信号转换为高压控制信号，包括电平转换单元110以及藕接至电平转换单元的第一时序控制单元100与第二时序控制单元120，本发明使用器件包括高击穿电压pmos晶体管、低击穿电压pmos晶体管、高击穿电压nmos晶体管、低击穿电压nmos晶体管。
实施例一
如图3所示，电平转换单元110包括反相器inv1、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第八nmos管mn8、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第一电容c1和第二电容c2，第三pmos管mp3的源极作为电平转换单元110的第一输入端连接第一时序控制单元100的输出端，其栅极连接第四pmos管mp4的栅极并接地vss，其漏极连接第四nmos管mn4和第六nmos管mn6的栅极并通过第一电容c1后接地vss；第四pmos管mp4的源极作为电平转换单元110的第二输入端连接第二时序控制单元120的输出端，其漏极连接第三nmos管mn3和第五nmos管mn5的栅极并通过第二电容c2后接地vss；第三nmos管mn3的源极连接第五nmos管mn5的漏极，其漏极连接第六pmos管mp6、第八pmos管mp8和第八nmos管mn8的栅极并作为第一节点；第四nmos管nm4的源极连接第六nmos管mn6的漏极，其漏极连接第五pmos管mp5、第七pmos管mp7和第七nmos管mn7的栅极并作为第二节点；第六pmos管mp6的漏极连接第二节点，第五pmos管mp5的漏极连接第一节点；第七nmos管mn7的漏极连接第七pmos管mp7的漏极并作为电平转换电路的第一输出端输出第一输出信号po，第八nmos管mn8的漏极连接第八pmos管mp8的漏极并作为电平转换电路的第二输出端输出第二输出信号no；第五nmos管mn5、第六nmos管mn6、第七nmos管mn7和第八nmos管mn8的源极接地；第五pmos管mp5、第六pmos管mp6、第七pmos管mp7和第八pmos管mp8的源极连接高电源电压vddh。电平转换电路的输入端连接第一时序控制单元100的输入端和反相器inv1的输入端，反相器inv1的输出端连接第二时序控制单元120的输入端。
电平转换单元110的第一输入端和第二输入端用来接收第一时序控制单元100和第二时序控制单元120的输出信号。输入信号pi连接第一时序控制单元100的输入端，并通过电平转换单元110中的反相器inv1反相后变为反相输入信号ni连接第二时序控制单元120的输入端。第一时序控制单元100和第二时序控制单元120用来控制输入信号pi和反相输入信号ni的时序，如图3所示，本实施例中第一时序控制单元100包括第一nmos管mn1和第一pmos管mp1，第一nmos管mn1和第一pmos管mp1的栅极互连并作为第一时序控制单元100的输入端，其漏极也互连并作为第一时序控制单体100的输出端，第一pmos管mp1的源极连接低电源电压vdd，第一nmos管mn1的源极接地vss；第二时序控制单元120包括第二nmos管mn2和第二pmos管mp2，第二nmos管mn2和第二pmos管mp2的栅极互连并作为第二时序控制单元120的输入端，其漏极也互连并作为第二时序控制单元120的输出端，第二pmos管mp2的源极连接低电源电压vdd，第二nmos管mn2的源极接地vss。
其中第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3和第四pmos管mp4为低击穿电压管，第七nmos管mn7、第八nmos管mn8、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7和第八pmos管mp8为高击穿电压管。
低电源电压vdd为整个系统工作的低电平操作电压，高电源电压vddh为整个系统工作的高电平操作电压，地电位vss为整个系统的地电位。本实施例中通过低击穿电压pmos晶体管的第三pmos管mp3和第四pmos管mp4来加强电平转换单元110的输入极的驱动能力。
如图2所示为本实施例中的时序信号图。情况(1)：当输入信号pi和反相输入信号ni电平分别为vss和vdd且vddh电平为vdd时，电平转换单元110输出的第一输出信号po和第二输出信号no分别为vdd和vss。情况(2)：当输入信号pi和反相输入信号ni电平分别为vdd和vss且vddh电平为vdd时，电平转换单元110输出的第一输出信号po和第二输出信号no分别为vss和vdd。情况(3)当输入信号pi和反相输入信号ni电平分别为vdd和vss且vddh电平为高压电压时，电平转换单元110输出的第一输出信号po和第二输出信号no为vss和vddh。
实际使用时，高电源电压vddh的电压值一般是大于低电源电压vdd的电压值的，通过将输入的低电源电压vdd转换为高电源电压vddh达到由低压向高压的转换的目的；而vddh等于vdd的情况是为了在外接电压vddh波动时屏蔽输出，此时电平转换电路的输出电压不作为有效输出。
本实施例的工作原理为：当输入信号pi和反相输入型ni电平分别为vdd和vss时，此时第三pmos管mp3截止，第四pmos管mp4导通，经过第二电容c2稳压之后，第二电容c2与第四pmos管mp4漏极的连接点即节点h2变为高电平即低电源电压vdd，之后第三nmos管mn3和第五nmos管mn5导通，使得第六pmos管mp6的栅电压为地电位vss，第六pmos管mp6导通，第一电容c1与第三pmos管mp3漏极的连接点即节点h1的电平通过耦合反馈加速保证了第四nmos管mn4和第六nmos管mn6的截止，使第八pmos管mp8导通，最终第一输出信号po为低电平vss，第二输出信号no为高电源电压vddh。节点h1、h2通过控制第七pmos管mp7、第八pmos管mp8的栅极来对输出nmos晶体管进行保护，防止高压对低击穿mos管的损害。第一时序控制单元100和第二时序控制单元120用来提供额外的加强路径，电平转换单元110通过保证节点h1，h2的电压稳定，提高了可靠性，第六pmos管mp6、第八pmos管mp8和第五pmos管mp5、第七pmos管mp7组成正反馈耦合连接，提高了驱动能力，保证了电平转换输出稳定。
实施例二
如图1，本实施例中在第五pmos管mp5的漏极和第一节点之间还设置有第九pmos管mp9，第九pmos管mp9的源极连接第五pmos管mp5的漏极，其漏极连接第一节点，其栅极连接第四pmos管mp4的漏极；在第六pmos管mp6的漏极和第二节点之间还设置有第十pmos管mp10，第十pmos管mp10的源极连接第六pmos管mp6的漏极，其漏极连接第二节点，其栅极连接第三pmos管mp3的漏极。
其中第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3和第四pmos管mp4为低击穿电压管，第七nmos管mn7、第八nmos管mn8、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第九pmos管mp9和第十pmos管mp10为高击穿电压管。
实施例二相比实施例一来说，通过增加第九pmos管mp9和第十pmos管mp10构成正反馈结构使得转换速度更快，但实施例一相较于实施例二来说具有更简单的电路结构。
本发明使用的nmos管和pmos管可以为ldmos、vdmos和igbt中的一种，第一电容c1、第二电容c2可以为mos连接式电容，mos为nmos或pmos晶体管。
综上，本发明提供的电平转换电路，通过一个反相器将输入信号pi反相得到反相输入信号ni，再由第一时序控制单元100和第二时序控制单元120分别控制输入信号pi和反相输入信号ni的时序，再将第一时序控制单元100和第二时序控制单元120藕接至电平转换单元110的两个输入端，利用电平转换单元110完成由低电平向高电平的转换，与传统电平转换电路相比，提高了电路的驱动能力和可靠性，具有高转换速率的优点，时序控制单元具有更简单的结构，同时保证了电平转换输出稳定，在没有退化可靠性的情况下实现高速操作的高压电平转换。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文方法和结构的步骤顺序、细节及操作做出各种修改和优化。