晶体振荡电路及其方法与流程

本公开涉及晶体振荡电路，特别是一种具低噪声的晶体振荡电路及其方法。

背景技术：

图1为传统的晶体振荡电路的概要示意图。如图1所示，传统的晶体振荡电路100包含反相器110、自偏压反馈电阻130、第一选择性电阻170、第二选择性电阻160以及谐振槽180。反相器110接收节点101的电压va，并且输出电压vb至节点102。自偏压反馈电阻130位于节点102与节点101之间。第一选择性电阻170位于节点102与节点103之间。第二选择性电阻160位于节点104与节点101之间。谐振槽180包含晶体120、第一分流电容150(shuntcapacitor，分路电容器)与第二分流电容140。其中，晶体120位于节点103与节点104之间。第一分流电容150用以分流(shunt)节点103的电压vc至地，且第二分流电容140用以分流节点104的电压vd至地。当不使用第一选择性电阻170时，可利用短路电路取代第一选择性电阻170。同样地，当不使用第二选择性电阻160时，可利用短路电路取代第二选择性电阻160。传统的晶体振荡电路100为本技术领域中技术人员所熟知且广泛地运用于前案之中，因此于此不再详加赘述。

在此类型的晶体振荡电路100中存有一课题，即自偏压反馈电阻130通常是噪声的主要贡献者并可能劣化电路性能。然而，晶体振荡电路100不具有自偏压反馈电阻130时，却可能无法振荡。

技术实现要素：

为解决上述问题，在一实施例中，一种晶体振荡电路包含反相器、反馈网络、第一分流电容、第二分流电容与晶体。反相器用以接收第一节点的第一电压，并且输出第二电压至第二节点。反馈网络位于第一节点与第二节点之间。反馈网络包含以串联连接的第一反馈电阻、箝制网络与第二反馈电阻。晶体位于第三节点与第四节点之间。其中，第三节点耦合于第二节点，且第四节点耦合于第一节点。第一分流电容位于第三节点与接地节点之间，且第二分流电容位于第四节点与接地节点之间。

在一实施例中，一种晶体振荡方法，包含：设置反相器以放大第一节点的第一电压成为第二节点的第二电压；设置晶体于第三节点与第四节点之间，其中第三节点耦合于第二节点，且第四节点耦合于第一节点；设置第一分流电容于第三节点与接地节点之间；设置第二分流电容于第四节点与接地节点之间；以及设置反馈网络于第二节点与第一节点之间，其中反馈网络包含以串联连接的第一反馈电阻、箝制网络与第二反馈电阻。

附图说明

图1为传统的晶体振荡电路的概要示意图。

图2为本公开一实施例的晶体振荡电路的概要示意图。

图3为图2中晶体振荡电路的波形示意图。

图4为反相器的概要示意图。

图5为本公开一实施例的晶体振荡方法的流程图。

符号说明

100晶体振荡电路101节点

102节点103节点

104节点110反相器

120晶体130自偏压反馈电阻

140第二分流电容150第一分流电容

160第二选择性电阻170第一选择性电阻

180谐振槽200晶体振荡电路

201第一节点202第二节点

203第三节点204第四节点

205第五节点206第六节点

210反相器220晶体

230反馈网络231第一反馈电阻

232第二反馈电阻233箝制网络

234第二二极管235第一二极管

236反馈电容240第二分流电容

250第一分流电容260第二选择性电阻

270第一选择性电阻280谐振槽

301时间点302时间点

303时间点400反相器

500流程图510～570步骤

mnn型晶体管mpp型晶体管

v1第一电压v2第二电压

v3第三电压v4第四电压

va电压vb电压

vc电压vd电压

vdd电压vm电压

vth临界电压

具体实施方式

在本公开中，可能使用了“耦合”与“连接”一词以及其衍生字词。在一些实施例中，“连接”与“耦合”可用以表示两个或更多个元件彼此直接地物理接触或电性接触，或者还可能意味者两个或更多个元件彼此间接地电性接触。“连接”与“耦合”一词仍可用以表示两个或更多个元件彼此协作或互动。

本公开涉及晶体振荡电路。尽管在说明书中描述了数个被认为是实施本公开的优选模式，但应理解本公开仍可以诸多方式来实现，且不应限定于下述的特定实施例或实现下述特征的特定方式。在其他情况下，公知细节将不再赘述或讨论以避免模糊本公开的重点。

本领域中技术人员应能理解本公开中所运用的关于微电子的字词与基本概念。例如，“互补式金属氧化物半导体场效晶体管(cmos)”、“p型晶体管(pmos)”、“n型晶体管(nmos)”、“节点”、“接地”、“电压”、“频率”、“相位”、“谐振槽”、“晶体”、“反相器”、“共源极”与“连接成二极管形式的晶体管(diode-connectedmostransistor)”。像是此些字词与基本定义因已为本领域中技术人员所熟知，故于此不再详加叙述。本领域中技术人员亦能识别电路符号，例如p型晶体管与n型晶体管的电路符号，并且理解哪一个节点是源极、栅极与漏极。同样地，此些符号于此不再个别叙述。

本公开是从实际方面或工程方面表述的，而并非是从数学方面表述。举例而言，短语如“a与b相等”是表示“a和b之间的差异小于工程允许误差”，而并非是要求理论上/数学上的绝对相等。

图2显示了本公开一实施例的晶体振荡电路200的示意图。参阅图2，晶体振荡电路200包含反相器210、反馈网络230、第一选择性电阻270、第二选择性电阻260以及谐振槽280。

反相器210耦接于第一节点201与第二节点202之间。于此，反相器210用以于第一节点201接收第一电压v1，并且于第二节点202输出第二电压v2。

反馈网络230并联于反相器210且位于第一节点201与第二节点202之间。反馈网络230包含依此顺序串联连接的第一反馈电阻231、箝制网络233与第二反馈电阻232，且第一反馈电阻231耦接于第二节点202，第二反馈电阻232耦接于第一节点201。换言之，第一反馈电阻231位于第二节点202与第五节点205之间，箝制网络233位于第六节点206与第五节点205之间，且第二反馈电阻232位于第六节点206与第一节点201之间。

箝制网络233包含反馈电容236、第一二极管235以及第二二极管234。第一二极管235以正向设置，第二二极管234以反向设置，且反馈电容236、第一二极管235以及第二二极管234彼此并联连接。于此，以电流从第五节点205流向第六节点206的方向作为所述的正向，且以电流从第六节点206流向第五节点205的方向作为所述的反向。因此，第一二极管235的阳极端耦接于第五节点205，且第一二极管235的阴极端耦接于第六节点206以形成所述的正向设置。同样地，第二二极管234的阳极端耦接于第六节点206，且第二二极管234的阴极端耦接于第五节点205以形成所述的反向设置。

第一选择性电阻270位于第二节点202与第三节点203之间。第二选择性电阻260位于第四节点204与第一节点201之间。谐振槽280包含晶体220、第一分流电容(shuntcapacitor)250以及第二分流电容240。晶体220位于第三节点203第四节点204之间。第一分流电容250位于第三节点203与接地节点之间，且用以将第三节点203的第三电压v3分流(shunt)至地。第二分流电容240位于第四节点204与接地节点之间，且用以将第四节点204的第四电压v4分流至地。由于第一选择性电阻270(或第二选择性电阻260)可由电路设计者自行决定为零欧姆电阻，故而被认为是可选择的。于此，第一选择性电阻270可用以衰减晶体220的驱动电位。第二选择性电阻260可用以在静电放电事件的情况下保护反相器210。

在一些实施例中，分流电容亦可称作并联电容。

反相器210用以提供维持振荡所需的增益。谐振槽280用以决定振荡频率，并且在此振荡频率处提供满足振荡条件所需的大约180度相位移。振荡的输出可从第一节点201的第一电压v1或第二节点202的第二电压v2分接出来。

图3显示了在一个振荡周期中第一电压v1和第二电压v2的例示波形。参阅图3，于此，电压vdd为供给反相器210的供应电压，且电压vm为反相器210的跳变点。在时间点301时，第一电压v1和第二电压v2皆位于电压vm，第一电压v1呈现上升趋势，且第二电压v2因反相器210的反相功能而呈现下降趋势。并且，因为反相器210的增益，第二电压v2的下降斜率大于第一电压v1的上升斜率。

于此，在时间点301至时间点302的时间区间中，第一电压v1从电压vm逐渐攀升到电压vdd后，再从电压vdd逐渐下降至电压vm。并且，在时间点302至时间点303的时间区间中，第一电压v1继续从电压vm逐渐下降至零电压后，再从零电压逐渐攀升到电压vm，而形成一个周期性变动。类似地，在时间点301至时间点302的时间区间中，第二电压v2则是从电压vm逐渐下降至零电压后，再从零电压逐渐攀升到电压vm。并且，在时间点302至时间点303的时间区间中，第二电压v2继续从电压vm逐渐攀升到电压vdd后，再从电压vdd逐渐下降至电压vm，而形成一个周期性变动。

当第一电压v1和第二电压v2之间的电位差小于第一二极管235与第二二极管234的临界电压vth时，即如图3中所示的当第一电压v1和第二电压v2落在阴影区域内时，箝制网络233会有效地开路，因此，箝制网络233几乎不会贡献噪声。而当第一电压v1和第二电压v2之间的电位差超过临界电压vth时(即当第一电压v1和第二电压v2不落在阴影区域内时)，反馈网络230会开始导通，并开始贡献一些噪声。然而，当振荡输出很小时，即|v1-vm|很小而|v2-vm|和|v2-v1|也很小时，晶体振荡电路200最容易受到噪声影响，且反馈网络230会开路。其中，v1为第一电压v1的电位，v2为第二电压v2的电位，且vm为电压vm的电位。因此，当晶体振荡电路200较容易受到噪声影响时，反馈网络230几乎不贡献噪声，并且只有当晶体振荡电路200较不受到噪声影响时，反馈网络230才会贡献噪声。如此一来，相较于图1中传统的晶体振荡电路100，本公开的晶体振荡电路200具有更佳的性能。

图4显示了适用于实现图2中反相器210的一实施例的反相器400的示意图。参阅图4，反相器400包含以互补式共源极放大器的架构设置的n型晶体管mn与p型晶体管mp。由于反相器400已为本技术领域中技术人员所熟知，故于此不再详加赘述。

在一些实施例中，电压vdd为1.5伏特(v)。在一些实施例中，n型晶体管mn的通道宽度与通道长度分别为50微米(μm)与450纳米(nm)。在一些实施例中，p型晶体管mp的通道宽度与通道长度分别为125微米与450纳米。在一些实施例中，晶体220具有40兆赫(mhz)的谐振频率。在一些实施例中，第一分流电容250与第二分流电容240为15皮法(pf)。在一些实施例中，第一选择性电阻270为200欧姆(ω)，第二选择性电阻260为40欧姆，且第一反馈电阻231与第二反馈电阻232为20千欧(kω)。在一些实施例中，反馈电容236为200皮法。在一些实施例中，第一二极管235和第二二极管234通过设置p型晶体管以二极管形态的连接方式来实现，其中此p型晶体管的通道宽度与通道长度分别为260纳米与6微米。

由于“以二极管形态的连接方式实现的晶体管”以及“可用晶体管以二极管形态的连接方式来实现箝制电压的功能”已为本技术领域中技术人员所熟知，故于此不再详加赘述。

图5为本公开一实施例的晶体振荡方法的流程图500。参阅图5，一种晶体振荡方法包含：设置反相器以放大第一节点的第一电压为第二节点的第二电压(步骤510)；设置第一选择性电阻于第二节点与第三节点之间(步骤520)；设置第二选择性电阻于第一节点与第四节点之间(步骤530)；设置晶体于第三节点与第四节点之间(步骤540)；设置第一分流电容于第三节点与接地节点之间(步骤550)；设置第二分流电容于第四节点与接地节点之间(步骤560)；以及设置反馈网络于第二节点与第一节点之间，其中反馈网络包含以串联连接的第一反馈电阻、箝制网络与第二反馈电阻(步骤570)。

虽然本公开的技术内容已经以优选实施例公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思所作的些许变动与润饰，皆应涵盖于本公开的范围内，因此本公开的保护范围当视后附的权利要求所界定者为准。