一种音频模数转换芯片阵列帧时钟同步的实现装置及实现方法与流程

本发明涉及一种音频模数转换(adc)芯片阵列，尤其是涉及一种音频模数转换芯片阵列帧时钟同步的实现装置及实现方法。

背景技术

随着语音识别技术的高速发展，音频adc(analog-to-digitalconverter，模拟数字转换器)芯片在该领域得到越来越广泛的应用。在一些要求比较高的语音识别应用领域，需要将多个音频adc芯片集成起来形成一个阵列(常称作麦克风阵列)的形式，用以提高语音识别的效果。

音频adc芯片阵列的集成方式多种多样，常见的有两类集成方式。第1类是将各个音频adc芯片的输出音频串行数据信号线以三态的方式集成在一根共享音频数据信号线上，然后各个音频adc芯片分时占用这根共享音频数据信号线，如附图1a所示；第2类是每个音频adc芯片包含一个音频数据输入信号线和一个音频数据输出信号线，然后将前一级音频adc芯片的音频输出信号线接到后一级音频adc芯片的音频输入信号线上，一级一级地传递下去，最后通过最后一级音频adc芯片的音频输出数据信号线传递出去，如附图1b所示。

各个音频adc声道数据在音频数据信号线上的组织方式也是多种多样的，常见的有两类组织方式。第1类是将各个adc声道的音频数据放在一个lrck(左/右时钟)周期内输出，此类方式要求用户接收侧包含支持此种格式的数据接收处理电路；第2类是一个内部lrck周期只输出两个声道，接口lrck频率为内部lrck频率的倍数，每个接口lrck周期只输出两个声道，多个音频adc芯片的多个声道数据按照一定顺序以n个外部接口lrck时间长度为周期(n个外部接口lrck时间长度长度等于一个内部lrck周期长度)循环发送给用户接收侧。第2类多声道数据组织方式的音频adc芯片阵列的优点是：用户接收侧不需要特别的数据接收处理电路，而是采用普通的立体声音频接收处理电路即可。

但是，对于采用第2类多声道数据组织方式的音频adc芯片阵列，为了保持阵列中各个音频adc芯片的采样同步，需要解决阵列中各个音频adc芯片各声道之间的同步问题，而各个音频adc芯片的采样同步又是依赖其内部lrck，所以就要解决阵列中各个音频adc芯片的内部lrck之间的同步问题。

技术实现要素：

本发明的目的在于克服现有技术的缺陷，提供一种可实现阵列中各个音频adc芯片各声道之间同步的音频模数转换芯片阵列帧时钟同步的实现装置及实现方法。

为实现上述目的，本发明提出如下技术方案：一种音频模数转换芯片阵列帧时钟同步的实现装置，

优选地，所述装置包括多级相连的音频模数转换芯片，所述音频模数转换芯片包括：

配置接口单元，用于输出lrck同步控制信号sync_sel；

同步开关，与配置接口单元相连，用于根据所述lrck同步控制信号sync_sel控制所述同步开关的输出信号是否作为lrck同步分频计数处理单元的内部lrck同步输入信号sync_ip；

lrck同步分频计数处理单元，与同步开关相连，用于对音频模数转换芯片输入的外部lrck信号分频，并将分频后的信号用作芯片内部lrck信号i_lrck，且用于根据接收的所述同步开关的同步输入信号sync_ip，输出供后一级芯片同步使用的内部lrck同步输出信号sync_op；

所述后一级音频模数转换芯片根据接收的前一级音频模数转换芯片的内部lrck同步输出信号sync_op，作为其芯片内部lrck同步输入信号sync_ip，根据所述内部lrck同步输入信号sync_ip及自身的计数目标值，调整其分频后的芯片内部lrck信号i_lrck的相位，使调整后的所述芯片内部lrck信号i_lrck的相位与阵列中其他芯片的芯片内部lrck信号i_lrck相位相同。

优选地，所述各个音频模数转换芯片的音频数据输出信号线以三态的方式均集成在一根共享的音频数据信号线上。

优选地，所述各个音频模数转换芯片包括一音频数据输入信号线和一音频数据输出信号线，所述前一级音频模数转换芯片的音频数据输出信号线与后一级音频模数转换芯片的音频数据输入信号线相连。

优选地，所述lrck同步分频计数处理单元根据lrck分频系数将外部lrck信号分频，所述芯片自身的计数目标值与所述lrck分频系数相同。

优选地，所述音频模数转换芯片还包括adc数据处理单元和输出选择器，其中，

所述adc数据处理单元的输入端与配置接口单元及lrck同步分频计数处理单元均相连，输出端与输出选择器相连，用于根据lrck同步分频计数处理单元输出的所述内部lrck信号i_lrck，将模拟输入音频信号转换为数字输出信号o_adcdat；

所述输出选择器与lrck同步分频计数处理单元、adc数据处理单元和配置接口单元均相连，用于根据配置接口单元输出的输出控制信号o_sel，选择lrck同步分频计数处理单元输出的内部lrck同步输出信号sync_op、adc数据处理单元输出的数字输出信号o_adcdat之一作为其输出信号adcdat。

优选地，所述adc数据处理单元的输入端还接收前级芯片输出的数字串行音频输出信号tdmin和本级芯片模拟输入信号ain，且所述输出选择器输出端与后一级芯片相连。

优选地，所述adc数据处理单元的输入端还接收本级芯片模拟输入信号ain，且所述输出选择器输出端同时与其自身同步开关的输入端及后一级芯片相连。

优选地，所述音频模数转换芯片还包括芯片状态机和时钟复位单元，其中，

所述芯片状态机与配置接口单元相连，用于控制芯片至少逐步处于复位初始状态、lrck同步处理工作状态和正常工作状态；

所述时钟复位单元用于在芯片上电启动后，使得芯片处于所述复位初始状态，在外部主控cpu完成芯片的所有配置操作后，解除芯片复位，使得芯片先进入到lrck同步处理工作状态，等到芯片完成lrck同步处理之后，外部主控cpu通过配置接口将芯片切换到正常工作状态。

本发明所揭示的一种音频模数转换芯片阵列帧时钟同步的实现方法，所述方法包括：

s1，配置接口单元输出lrck同步控制信号；

s2，同步开关根据所述lrck同步控制信号sync_sel控制所述同步开关的输出信号是否作为lrck同步分频计数处理单元的内部lrck同步输入信号sync_ip；

s3，lrck同步分频计数处理单元对音频模数转换芯片输入的外部lrck信号分频，并将分频后的信号用作芯片内部lrck信号i_lrck，且用于根据接收的所述同步开关的同步输入信号sync_ip，输出供后一级芯片同步使用的内部lrck同步输出信号sync_op；

s4，后一级音频模数转换芯片根据接收的前一级音频模数转换芯片的内部lrck同步输出信号sync_op，作为其芯片内部lrck同步输入信号sync_ip，根据所述内部lrck同步输入信号sync_ip及自身的计数目标值，调整其分频后的芯片内部lrck信号i_lrck的相位，使调整后的所述芯片内部lrck信号i_lrck的相位与阵列中其他芯片的芯片内部lrck信号i_lrck相位相同。

优选地，所述同步开关的输出信号syn_ip根据所述同步控制信号sync_sel的电平进行相应变化。

优选地，所述输出选择器根据配置接口单元输出的输出控制信号o_sel，选择lrck同步分频计数处理单元输出的内部lrck同步输出信号sync_op、adc数据处理单元输出的数字输出信号o_adcdat之一作为其输出信号adcdat

优选地，所述lrck同步分频计数处理单元当其接收到的同步输入信号sync_ip为高电平脉冲时，则其下一个输入lrck时钟周期计数器被强制到计数周期的初始值。

本发明的有益效果是：在现有音频模数转换(adc)芯片的基础上，在芯片正式工作之前，通过复用音频输出信号管脚和增加lrck同步分频计数处理单元的方式，实现阵列中各个音频adc芯片的内部lrck信号i_lrck之间的同步，进而最后实现在音频adc芯片阵列采用上述第2类输出数据组织方式时，阵列中各个音频adc芯片各声道之间的同步。

附图说明

图1是现有一个音频adc芯片阵列的应用场景，其中图1a是多芯片时分复用共享式的阵列芯片连接方式结构示意图，图1b是串联接力式的阵列芯片连接方式结构示意图；

图2是本发明音频adc芯片的lrck分频同步原理示意图，其中，图2a为图1a所示阵列芯片连接方式下音频adc芯片的lrck分频同步功能示意图；图2b所示为图1b所示阵列芯片连接方式下音频adc芯片的lrck分频同步功能示意图；

图3是本发明lrck同步分频计数处理单元的同步原理示意图，其中，图3a所示为分频系数设置为4的阵列中第一级音频adc芯片的lrck同步分频计数处理单元工作原理示意图，图3b所示为分频系数设置为4的阵列中除第一级之外的音频adc芯片的lrck同步分频计数处理单元工作原理示意图；

图4是本发明替换实施例的音频adc芯片的lrck分频同步原理示意图，其中，图4a为图1a所示阵列芯片连接方式下音频adc芯片的lrck分频同步功能示意图；图4b所示为图1b所示阵列芯片连接方式下音频adc芯片的lrck分频同步功能示意图；

图5为本发明具有阵列同步功能的音频adc芯片的结构示意图；

图6为本发明芯片状态机的原理示意图。

具体实施方式

下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。

本发明所揭示的一种音频模数转换芯片阵列帧时钟同步的实现装置，包括相连的多级音频模数转换芯片，如背景技术中所介绍的，这里多级音频模数转换芯片的连接方式一般有两种，分别如图1a和1b所示，均适用于本发明，具体集成结构这里不再赘述，可参照上述描述。

其中，图1a所示阵列芯片连接方式下，音频adc芯片的lrck分频同步结构的示意图对应如图2a所示，图1b所示阵列芯片连接方式下，音频adc芯片的lrck分频同步结构的示意图对应如图2b所示，下面具体以图2b所示结构为例进行说明。

如图2b所示，本发明实施例所揭示的一种具有阵列同步功能的音频模数转换芯片包括：配置接口单元、同步开关及lrck同步分频计数处理单元。

其中，配置接口单元用于接收外部主控cpu(图未示)发送过来adc芯片工作所需要的配置信息并将这些信息输出，所述配置信息包括lrck同步控制信号sync_sel，当然还可包括其他配置信息，如输出控制信号o_sel，芯片状态控制信号，时钟控制信号，复位控制信号和adc数据处理单元所需要的运算控制信号等。

同步开关的输入端与配置接口单元相连，且同时接收数字串行音频输出信号tdmin，其输出端与lrck同步分频计数处理单元相连，其用于通过配置接口单元输出的同步控制信号sync_sel控制同步开关单元的输出是否作为lrck同步分频计数处理单元的同步输入信号。具体地，当同步开关打开时，同步开关的输出信号sync_ip作为lrck同步分频计数处理单元的同步输入信号；当开关关闭时，同步开关单元的输出信号sync_ip对lrck同步分频计数处理单元无效。本实施例中，同步开关的输出信号syn_ip依据同步控制信号sync_sel进行变化：当同步控制信号sync_sel为低电平时，sync_ip始终保持低电平，当sync_sel为高电平时，sync_ip则同tdmin信号保持相同的变化时序。

lrck同步分频计数处理单元的输入端与同步开关相连，且其输入端还接收对音频模数转换芯片输入的外部lrck信号(即图1a和图1b所示中的lrck信号)和lrck分频系数，用于根据所述lrck分频系数，对外部lrck信号分频，并将分频后的信号输出，用作芯片内部lrck信号i_lrck；同时用于根据接收的同步开关输出的同步输入信号sync_ip，输出供后一级芯片同步使用的内部lrck同步输出信号sync_op，这里的内部lrck同步输出信号sync_op输出给后一级芯片时，相当于后一级芯片的数字串行音频输出信号tdmin。其中，这里的lrck分频系数一般与芯片数目相同，如芯片数为4个，那lrck分频系数即为4。

下面则以lrck分频系数设置为4的阵列实现内部lrck信号i_lrck之间的同步的原理进行详细说明。

其中，图3a所示为分频系数设置为4的阵列中第一级音频adc芯片的lrck同步分频计数处理单元的工作过程。图中，lrck为lrck分频计数的输入时钟(即外部lrck信号)，lrck_cnt为分频计数器，i_lrck为分频后的帧频信号。第一级音频adc芯片作为同步的发起方，其lrck同步控制信号sync_sel被配置成低电平，所以其输出的内部lrck同步输入信号sync_ip一直保持低电平，lrck_cnt计数器仅根据其时钟按照设定的lrck分频系数计数，每当lrck_cnt计数器计数到分频系数-1(即计数到3时)的值时，输出一个输入lrck(即外部lrck信号)时钟周期的lrck同步输出脉冲信号sync_op。

图3b所示为分频系数设置为4的阵列中除第一级之外的其他级音频adc芯片的lrck同步分频计数处理单元的工作过程。同样的，图中lrck为lrck分频计数的输入时钟，lrck_cnt为分频计数器，i_lrck为分频后的帧频信号。非第一级音频adc芯片接收前一级音频adc芯片输出的同步脉冲信号sync_op，则其同步控制信号sync_sel通过配置接口单元被配置成高电平，所以其lrck同步输入信号sync_ip与前一级音频adc芯片输出的同步输出信号sync_op保持一致，即图3b中的同步输入信号sync_ip与前一级(如与第一级)音频adc芯片输出的同步输出信号sync_op保持一致。

而lrck同步分频计数处理单元内的lrck_cnt计数器除根据其时钟按照设定的分频系数计数外，当其接收到的同步输入信号sync_ip为高电平脉冲时，则下一个输入lrck时钟周期计数器被强制到计数周期的初始值，如0，当然也可以是1或其他初始值，本实施例中为0，如图3b中所示，每当lrck_cnt计数器计数到分频系数-1的值时，其输出一个输入lrck时钟周期的同步输出信号sync_op。

当前一级音频adc芯片的同步输出信号sync_op(即本级音频adc芯片的同步输入信号sync_ip)与本级音频adc芯片的同步输出信号sync_op保持相同的变化规律的时候，则本级芯片lrck同步分频计数处理单元输出的i_lrck信号与前级芯片lrck同步分频计数处理单元输出的i_lrck信号则具有相同的变化规律，则该芯片完成了与前级芯片的同步。这样一级接着一级，完成阵列中所有音频adc芯片的同步处理过程。

更进一步地，如图4a和图4b所示，本发明实施例所揭示的一种具有阵列同步功能的音频模数转换芯片还包括：adc数据处理单元和输出选择器。图4a和图4b分别对应图1a和图1b两种阵列芯片连接方式下的音频adc芯片的lrck分频同步结构的示意图。

adc数据处理单元主要用于完成模拟输入音频信号到串行音频数字信号的整个处理过程，包括音频模拟前端处理、音频数字滤波、音频输出格式处理等。

具体地，如图4b所示，adc数据处理单元的输入端与配置接口单元及lrck同步分频计数处理单元均相连，且接收前级芯片输出的数字串行音频输出信号tdmin信号和本级芯片模拟输入信号ain，用于根据用户需求，通过配置接口单元配置adc数据处理单元所需要的参数，将本级芯片模拟输入信号ain转换成本级芯片数字串行音频输出信号，然后与来自前级芯片数字串行音频输出信号tdmin合并，输出为数字串行音频输出信号o_adcdat。其中，lrck同步分频计数处理单元输出的i_lrck则作为adc数据处理单元使用的内部lrck信号。

图4a所示的adc数据处理单元与图4b所示的adc数据处理单元原理类似，其输入端同样与配置接口单元及lrck同步分频计数处理单元均相连，且接收本级芯片模拟输入信号ain，用于根据用户需求，通过配置接口单元配置adc数据处理单元所需要的参数，将本级芯片模拟输入信号ain转换成本级芯片数字串行音频输出信号，输出为数字串行音频输出信号o_adcdat。

输出选择器的输入端与lrck同步分频计数处理单元、adc数据处理单元和配置接口单元均相连，分别用于接收内部lrck同步输出信号sync_op、数字串行音频输出信号o_adcdat和输出控制信号o_sel，输出端同时与其自身同步开关的输入端及后一级芯片相连，输出数字串行音频输出信号o_adcdat，如图4a所示，或者直接与后一级芯片相连，输出o_adcdat信号，如图4b所示。其用于完成音频输出信号管脚的复用功能选择：当芯片处于lrck同步处理工作状态时，其选择lrck同步分频处理单元输出的内部lrck同步输出信号sync_op作为音频输出信号管脚的输入；当芯片处于正常工作状态时，其选择adc数据处理器单元的音频输出信号作为音频输出信号管脚的输入。本实施例中，当芯片处于lrck同步处理工作状态时，输出选择器的输出adcdat信号依据输出控制信号o_sel进行变化，设置当o_sel信号为低电平时，adcdat信号等于图4a和图4b中的o_adcdat信号，当o_sel信号为高电平时，adcdat信号等于图4a和图4b的sync_op信号。

更进一步地，如图5所示，本发明实施例所揭示的一种具有阵列同步功能的音频模数转换芯片还包括：芯片状态机和时钟复位单元，其中，结合图6所示，芯片状态机与配置接口单元相连，在芯片状态机中，包括多种工作状态，主要包括三个工作状态：一个复位初始状态，此状态下芯片工作电压逐步达到正常工作电压，外部主控cpu完成芯片lrck分频同步工作状态参数设置。一个lrck同步处理工作状态，lrck分频同步工作状态参数配置操作完成之后，主控cpu对音频adc进行解复位操作，芯片工作状态跳转到lrck分频同步工作状态，此状态下完成当前芯片与阵列中其他芯片的lrck分频同步处理。直到阵列中所有芯片都完成了lrck分频同步处理之后，外部主控cpu将芯片从lrck分频同步工作状态切换到正常工作状态。

时钟复位单元用于在芯片上电启动后，使得芯片处于复位初始状态，而在外部主控cpu完成芯片的所有配置操作后，解除芯片复位，使得芯片逐步进入到其他工作状态，具体地，芯片先进入到lrck同步处理工作状态，等到芯片完成lrck同步处理之后，外部主控cpu通过配置接口将芯片切换到正常工作状态。

本实施例中，当芯片处于lrck同步分频状态时，配置接口单元输出的两个控制信号sync_sel信号和o_sel信号均为高电平，当芯片处于正常工作状态时，配置接口单元输出的两个控制信号sync_sel和o_sel均为低电平。

基于上述所介绍的音频模数转换芯片阵列帧时钟同步的实现装置，本发明所揭示的一种音频模数转换芯片阵列帧时钟同步的实现方法，包括：

s1，配置接口单元输出lrck同步控制信号；

s2，同步开关根据所述lrck同步控制信号sync_sel控制所述同步开关的输出信号是否作为lrck同步分频计数处理单元的内部lrck同步输入信号sync_ip；

s3，lrck同步分频计数处理单元对音频模数转换芯片输入的外部lrck信号分频，并将分频后的信号用作芯片内部lrck信号i_lrck，且用于根据接收的所述同步开关的同步输入信号sync_ip，输出供后一级芯片同步使用的内部lrck同步输出信号sync_op；

s4，后一级音频模数转换芯片根据接收的前一级音频模数转换芯片的内部lrck同步输出信号sync_op，作为其芯片内部lrck同步输入信号sync_ip，根据所述内部lrck同步输入信号sync_ip及自身的计数目标值，调整其分频后的芯片内部lrck信号i_lrck的相位，使调整后的所述芯片内部lrck信号i_lrck的相位与阵列中其他芯片的芯片内部lrck信号i_lrck相位相同。

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。