一种逐次逼近型模数转换器及其低功耗开关算法的制作方法

本发明属于集成电路技术领域，尤其涉及一种采用上极板采样技术的逐次逼近型模数转换器结构及低功耗开关算法。

背景技术

逐次逼近型模数转换器(saradc)在无线传感器节点、生物医疗电子和环境监测等低功耗领域得到广泛应用。saradc主要由电容阵列、比较器和数字控制逻辑组成。其中，数字控制逻辑的功耗随着工艺尺寸的进步在不断降低，而动态比较器的使用也使得比较器的功耗在saradc功耗的比重越来越小。传统开关算法会使得消耗在电容阵列的功耗和所占的面积较大，不利于在当前低功耗领域得到广泛应用。

技术实现要素：

发明目的：为了克服现有技术的不足，提出了一种采用上极板采样技术的逐次逼近型模数转换器及其低功耗开关算法，从而极大的降低了saradc消耗在电容阵列的开关切换能耗。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种逐次逼近型模数转换器结构，包括采样开关、电容阵列、比较器和数字控制逻辑；采样开关采用的是一个差分结构，电容阵列包括上电容阵列和下电容阵列，输入信号vip通过采样开关同相端连接到上电容阵列的上极板，输入信号vin通过采样开关反相端连接到下电容阵列的上极板，上电容阵列的上极板与比较器同相输入端相连，下电容阵列的上极板与比较器的反相输入端相连，比较器的差分输出通过数字控制逻辑后产生相应的控制信号来控制电容阵列的下极板开关，从而使电容阵列的下极板连接到对应的参考电压上。

作为本发明一种逐次逼近型模数转换器结构的进一步优选方案，所述电容阵列，在n位saradc，整个电容阵列分为完全相同上下电容阵列，每个电容阵列包括一个dummy电容cd，最低位电容c0以及最高位电容cn-3，其它电容按二进制权重进行分配，具体为：

①最高位电容cn-3

最高位电容cn-3分裂成与其他所有低位电容结构完全相同的结构，即cn-3在数值上等于所有其他低位电容的总和，其表达式为：

cn-3＝cd+c0+c1+c2+…+cn-4＝2^n-3cu

②最低位电容c0至次高位电容cn-4符合二进制电容权重，其表达式为：

ci＝2ⁱcu,0≤i≤n-4

③dummy电容cd；

dummy电容与最低位电容c0的电容值相同，均为单位电容大小，为cd＝cu；

其中，上电容阵列的最高位电容所有下极板连接到参考电压vref，其它所有低位电容下极板连接到gnd；下电容阵列的最高位电容所有下极板连接到参考电压gnd，其它所有低位电容下极板连接到vref。

一种基于逐次逼近型模数转换器结构的低功耗开关算法，对于一个差分输入信号，经过saradc的n次比较以后，得到n位数字输出码，进行n次比较包括两个阶段，具体为：

采样阶段：

步骤a1，输入信号vip和vin通过采样开关分别连接到上电容阵列和下电容阵列的上极板；

步骤a2，上电容阵列的最高位电容所有下极板连接到参考电压vref，其它所有低位电容下极板连接到gnd；

步骤a3，下电容阵列的最高位电容所有下极板连接到参考电压gnd，其它所有低位电容下极板连接到vref；

转换阶段：

步骤b1，确定最高位d(n)及次高位d(n-1)；

步骤b2，确定第3高位d(n-2)；

步骤b3，根据第k次比较结果确定d(n+1-k)，4≤k≤n-1；

步骤b4，根据d(n)和d(2)的比较结果，确定d(1)。

作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述b1具体包含如下步骤：

当采样阶段结束后，采样开关断开上下两个电容阵列与输入信号的连接，且上下两个电容阵列下极板的连接关系保持不变；此时，比较器直接对采样到的输入信号vip和vin的大小进行比较，得到d(n)的值；如果d(n)＝1，则需要将上电容阵列最高位电容的下极板从vref连接到vcm(vcm＝1/2vref)，下电容阵列最高位电容的下极板从gnd连接到vcm；如果d(n)＝0，则需要将上电容阵列中除了最高位电容以外的所有其他电容的下极板从gnd连接到vcm，下电容阵列中除了最高位电容以外的所有其他电容的下极板从vref连接到vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-1)。

作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述b2具体包含如下步骤：

根据d(n)和d(n-1)的比较结果，确定d(n-2)；

情况一：如果d(n)＝1,d(n-1)＝1，此时需要将上电容阵列cmsb-1,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-1,m位电容下极板从vcm连接到vref；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)；

情况二：如果d(n)＝1,d(n-1)＝0,此时需要将上电容阵列cmsb-2位至cd电容下极板从gnd连接到vcm，下电容阵列cmsb-2位至cd电容下极板从vref连接到vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)；

情况三：如果d(n)＝0,d(n-1)＝1,此时需要将上电容阵列cmsb-2,m位至cd,m位电容下极板从vref连接到vcm，下电容阵列cmsb-2,m位至cd,m位电容下极板从gnd连接到vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)；

情况四：如果d(n)＝0,d(n-1)＝0，此时需要将上电容阵列cmsb-1位电容下极板从vcm连接到vref，下电容阵列cmsb-1位电容下极板从vcm连接到gnd；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)。

作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述步骤b3具体包含如下步骤：

根据d(n)和d(n-1)的比较结果，确定d(n+1-k)；

情况一：在d(n)＝1,d(n-1)＝1的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k位电容下极板从gnd连接到vcm，下电容阵列cmsb-2+k位电容下极板从vref连接到vcm，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)；

情况二：在d(n)＝1,d(n-1)＝0的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)；

情况三：在d(n)＝0,d(n-1)＝1的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)；

情况四：在d(n)＝0,d(n-1)＝0的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vref连接到vcm，下电容阵列cmsb-2+k,m位电容下极板从gnd连接到vcm；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k位电容下极板从vcm连接到vref，下电容阵列cmsb-2+k位电容下极板从vcm连接到gnd，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)。

作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述步骤b4具体如下：

情况一：在d(n)为1的情况下，如果d(2)＝1,此时需要将上电容阵列的cd,m位电容从vcm连接到gnd；如果d(2)＝0,此时需要将下电容阵列的cd,m位电容从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(1)；

情况二：在d(n)为0的情况下，如果d(2)＝1,此时需要将上电容阵列的cd位电容从vcm连接到gnd；如果d(2)＝0,此时需要将下电容阵列的cd位电容从vcm连接到gnd，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(1)。

有益效果：本发明提供的采用上极板采样技术的逐次逼近型模数转换器结构，与现有技术相比，具有以下优点：

1、本发明采用分裂电容结构、上极板采样技术以及lsb采用单端开关切换技术，从而使得电容阵列的面积与传统的开关算法相比，节省了75％的芯片面积；

2、本发明在开关切换过程中，第一次比较没有能量消耗，第二次比较的时候电容阵列会将一部分能量回馈到参考电压源；

3、本发明除了lsb转换过程以外，其他的转换过程皆是同时对上下电容阵列进行开关切换，因而电容阵列的共模电压基本不变，进而简化了比较器的设计；

4、本发明通过优化控制逻辑，进而极大的降低了电容阵列的开关切换能耗。

附图说明

图1为本发明采用的n位saradc结构图；

图2为本发明提出的应用于4bitsaradc的低功耗电容开关算法示意图；

图3为本发明提出的开关算法应用在4bitsaradc时电容阵列输出信号波形图；

图4为本发明提出的开关算法应用在10bitsaradc时的开关能耗图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

图1所示为一种采用上极板采样技术的逐次逼近型模数转换器结构。

图1所示电容阵列能实现n位saradc的转换，整个电容分为完全相同上下电容阵列，每个电容阵列主要包括一个dummy电容cd，最低位电容cu以及最高位电容cn-3,其它电容按二进制权重进行分配，具体为：

①最高位电容cn-3

最高位电容cn-3分裂成与其他所有低位电容结构完全相同的结构，即cn-3在数值上等于所有其他低位电容的总和，其表达式为：

cn-3＝cd+c0+c1+c2+…+cn-4＝2^n-3cu

②最低位电容c0至次高位电容cn-4符合二进制电容权重，其表达式为：

ci＝2ⁱcu,0≤i≤n-4

③dummy电容cd

dummy电容与最低位电容c0的电容值相同，均为单位电容大小，为cd＝cu

根据图1所示的n位saradc结构，对于一个差分输入信号，经过n次比较以后，得到n位数字输出码，进行n次比较包括两个阶段，具体为：

采样阶段：

输入信号vip和vin通过采样开关分别连接到上电容阵列和下电容阵列的上极板；上电容阵列的最高位电容所有下极板连接到参考电压vref，其他所有低位电容下极板连接到gnd；下电容阵列的最高位电容所有下极板连接到参考电压gnd，其他所有低位电容下极板连接到vref。

转换阶段：

(1)确定最高位d(n)及次高位d(n-1):

当采样阶段结束后，采样开关断开上下两个电容阵列与输入信号的连接，且上下两个电容阵列下极板的连接关系保持不变。此时，比较器直接对采样到的输入信号vip和vin的大小进行比较，得到d(n)的值。如果d(n)＝1，则需要将上电容阵列最高位电容的下极板从vref连接到vcm，下电容阵列最高位电容的下极板从gnd连接到vcm；如果d(n)＝0，则需要将上电容阵列中除了最高位电容以外的所有其他电容的下极板从gnd连接到vcm，下电容阵列中除了最高位电容以外的所有其他电容的下极板从vref连接到vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-1)；

(2)确定第3高位d(n-2)：

根据d(n)和d(n-1)的比较结果，确定d(n-2)

情况一：如果d(n)＝1,d(n-1)＝1,此时需要将上电容阵列cmsb-1,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-1,m位电容下极板从vcm连接到vref。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)；

情况二：如果d(n)＝1,d(n-1)＝0,此时需要将上电容阵列cmsb-2位至cd电容下极板从gnd连接到vcm，下电容阵列cmsb-2位至cd电容下极板从vref连接到vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)；

情况三：如果d(n)＝0,d(n-1)＝1,此时需要将上电容阵列cmsb-2,m位至cd,m位电容下极板从vref连接到vcm，下电容阵列cmsb-2,m位至cd,m位电容下极板从gnd连接到vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)；

情况四：如果d(n)＝0,d(n-1)＝0,此时需要将上电容阵列cmsb-1位电容下极板从vcm连接到vref，下电容阵列cmsb-1位电容下极板从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n-2)；

(3)根据第k次比较结果确定d(n+1-k)，4≤k≤n-1

根据d(n)和d(n-1)的比较结果，确定d(n+1-k)

情况一：在d(n)＝1,d(n-1)＝1的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k位电容下极板从gnd连接到vcm，下电容阵列cmsb-2+k位电容下极板从vref连接到vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)；

情况二：在d(n)＝1,d(n-1)＝0的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)；

情况三：在d(n)＝0,d(n-1)＝1的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vcm连接到vref，下电容阵列cmsb-2+k,m位电容下极板从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)；

情况四:在d(n)＝0,d(n-1)＝0的情况下，如果d(n+2-k)＝1，此时需要将上电容阵列cmsb-2+k,m位电容下极板从vref连接到vcm，下电容阵列cmsb-2+k,m位电容下极板从gnd连接到vcm；如果d(n+2-k)＝0，此时需要将上电容阵列cmsb-2+k位电容下极板从vcm连接到vref，下电容阵列cmsb-2+k位电容下极板从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(n+1-k)；

(4)根据d(n)和d(2)的比较结果，确定d(1)；

情况一：在d(n)为1的情况下，如果d(2)＝1,此时需要将上电容阵列的cd,m位电容从vcm连接到gnd；如果d(2)＝0,此时需要将下电容阵列的cd,m位电容从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(1)；

情况二：在d(n)为0的情况下，如果d(2)＝1,此时需要将上电容阵列的cd位电容从vcm连接到gnd；如果d(2)＝0,此时需要将下电容阵列的cd位电容从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(1)。

下面结合一个实例对本发明做具体的说明，图2所示为基于本发明的4bitsaradc的具体转换过程，详细的实施过程如下：

采样阶段：

如图2中a所示，输入信号vip和vin通过采样开关分别连接到上电容阵列和下电容阵列的上极板；上电容阵列的最高位电容所有下极板连接到参考电压vref，其他所有低位电容下极板连接到gnd；下电容阵列的最高位电容所有下极板连接到参考电压gnd，其他所有低位电容下极板连接到vref。

转换阶段：

(1)确定最高位d(4)及次高位d(3):

如图2中b所示，当采样阶段结束后，采样开关断开上下两个电容阵列与输入信号的连接，且上下两个电容阵列下极板的连接关系保持不变。此时，比较器直接对采样到的输入信号vip和vin的大小进行比较，得到d(4)的值。如图2中c.1所示，如果d(4)＝1，则需要将上电容阵列最高位电容的下极板从vref连接到vcm，下电容阵列最高位电容的下极板从gnd连接到vcm,电压建立完全后，vp＝vip-1/4vref,vn＝vin+1/4vref；如图2中c.2所示，如果d(4)＝0，则需要将上电容阵列中除了最高位电容以外的所有其他电容的下极板从gnd连接到vcm，下电容阵列中除了最高位电容以外的所有其他电容的下极板从vref连接到vcm,电压建立完全后，vp＝vip+1/4vref,vn＝vin-1/4vref。当参考电压建立完全后，比较器对上下两电容阵列上极板电压vp和vn进行比较，得到d(3)；

(2)确定第3高位d(2)：

根据d(4)和d(3)的比较结果，确定d(2)

情况一：如果d(4)＝1,d(3)＝1,如图2中d.1所示，此时需要将上电容阵列c0,m位电容下极板从vcm连接到gnd，下电容阵列c0,m电容下极板从vcm连接到vref，电压建立完全后，vp＝vip-3/8vref,vn＝vin+3/8vref。之后比较器对上下两电容阵列上极板电压vp和vn进行比较，得到d(2)；

情况二：如果d(4)＝1,d(3)＝0,如图2中d.2所示，此时需要将上电容阵列c0位下极板从gnd连接到vcm，下电容阵列c0位至cd电容下极板从vref连接到vcm，电压建立完全后，vp＝vip-1/8vref,vn＝vin+1/8vref。之后比较器对上下两电容阵列上极板电压vp和vn进行比较，得到d(2)；

情况三：如果d(4)＝0,d(3)＝1,如图2中d.3所示，此时需要将上电容阵列c0,m位电容下极板从vref连接到vcm，下电容阵列c0,m位电容下极板从gnd连接到vcm，电压建立完全后，vp＝vip+1/8vref,vn＝vin-1/8vref。之后比较器对上下两电容阵列上极板电压vp和vn进行比较，得到d(2)；

情况四：如果d(4)＝0,d(3)＝0,如图2中d.4所示，此时需要将上电容阵列c0位电容下极板从vcm连接到vref，下电容阵列c0位电容下极板从vcm连接到gnd，电压建立完全后，vp＝vip+3/8vref,vn＝vin-3/8vref。之后比较器对上下两电容阵列上极板电压vp和vn进行比较，得到d(2)；

(4)根据d(4)和d(2)的比较结果，确定d(1)；

情况一：在d(4)为1的情况下，如果d(2)＝1,如图2中e.1和e.3所示，此时需要将上电容阵列的cd,m位电容从vcm连接到gnd；如果d(2)＝0,如图2中e.2和e.4所示，此时需要将下电容阵列的cd,m位电容从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(1)；

情况二：在d(n)为0的情况下，如果d(2)＝1,如图2中e.5和e.7所示，此时需要将上电容阵列的cd位电容从vcm连接到gnd；如果d(2)＝0,如图2中e.6和e.8所示，此时需要将下电容阵列的cd位电容从vcm连接到gnd。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到d(1)。

经过以上步骤以后，便可得到4位数字输出码。

如图3所示为本发明提出的开关算法应用在4bitsaradc时电容阵列输出信号波形图，从图中可以看出，电容阵列的输出共模电压除了在lsb位发生微小变化以外，在其他转换过程中其共模电压保持恒定，从而降低了比较器的设计难度。

如图4所示为本发明提出的开关算法应用于10bitsaradc时对应不同数字码的能量消耗示意图。从图中可以看出，其开关能耗很低，平均能耗为3.21cvref²，与传统10bitsaradc相比，节省了99.76％的开关切换能耗。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。