本发明涉及一种用于电荷域流水线模数转换器的输入信号摆幅增强型电荷信号传输电路，属于集成电路技术领域
背景技术：
随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。
目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过逐级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。
现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。
电荷域流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷域流水线模数转换器采用电荷域信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。
在电荷域流水线模数转换器中，各级电荷域流水线子级电路由本级电荷传输控制开关、多个电荷物理存储节点、多个连接到电荷存储节点的电荷存储元件、多个比较器、多个受比较器输出结果控制的基准电荷选择电路在控制时钟的控制下构成。各级流水线子级电路的工作过程中，电荷的传输、加/减、比较量化等功能均围绕各子级的电荷物理存储节点进行。
由于流水线模数转换器的实现包括了大量的数字电路，而普通CMOS工艺是实现这些大规模数字电路的最佳工艺。要借助数字信号处理技术来实现超高速和超高精度的电荷域流水线模数转换器，最核心的一个问题就是电荷信号的存储传输、比较量化以及加减运算等关键步骤在现有的普通CMOS工艺条件下能够高效并精确地实现。因此，为借助大规模数字信号处理技术来实现高速度和高精度电荷域流水线模数转换器，必须提供一种适用于普通CMOS工艺的高精度电荷信号传输电路。
对于高效信号传输技术的实现，现有的技术实现方式典型的有专利：US2007/0279507A1增强型信号传输电路，其典型电路结构如图1所示。电荷信号传输MOSFET管S的栅极VG被连接到由MOS管M1、M2和M3构成的运算放大器1的输出端。运算放大器1的输出端运算电荷传输之前，S处于关断状态，待传输电荷被存储在C1上。图2为该电路的工作电压波形示意图。t0时刻，Ck1发生负阶越变化，Ck1n发生正阶越变化，导致Ni电压VNi突变到一个低电位而No的电压VNo突变到一个高电位，运算放大器1将会响应该变化并驱动MOSFET管S栅极VG电压为高电平，使得S开始导通；由于电势差的缘故，Ni上所存储电荷将会以电子形式向No转移，引起VNi上升而VNo下降，运算放大器1将同样会响应该变化并驱动MOSFET管S栅极VG电压逐渐降低；t1时刻，当VNi上升到电压VR时，VG电压逐渐降低到截止电压Vth时，S重新关断，电荷传输过程结束，其中VR由共源共栅运算放大器的静态工作点确定。
对于图1所示信号传输电路，在低电压条件下面临的一个突出问题是它们能处理的输入模拟信号摆幅受限，无法达到通用ADC对输入模拟信号差分摆幅的需求。如图2中所示，电荷传输和电压传输的一个最大区别是电荷传输结束时，MOSFET管S的源和漏两端保持了一个压差VDS，为保证电荷传输过程的安全可靠，MOSFET管S的这个VDS压差通常被设置在20％的VDD电源电压左右。在前期的1.8V电压条件下，MS的VDS压差通常被设置在0.35～0.4V，这就明显降低了电荷域ADC流水线子级电路能处理的输入模拟信号摆幅范围。
与图1所示信号传输电路的输入信号摆幅主要相关的信号节点为电荷传输管MOSFET管S的栅、漏、源和衬底四端。由于在实际电路中源端和漏端分别属于前后相连的两个子级电路，因此源端的电容是漏端电容的2N倍(N为源端所在子级电路的位数)，导致电荷传输时漏端电压下降幅度是源端的2N倍，因此电路的有效信号摆幅主要表现为漏端电压下降幅度，即：VA＝VCK1n-VDS-VR，VCK1n为控制信号CK1n的高电平电压。在低电压条件下，VDS所占用的20％VDD电压的压差没有优化空间；VCK1n电压为芯片的全局性基准电压，其理论最大值可为VDD,但实际中其最大值还受G端电压限制，而G端电压最大值只能为电源电压VDD，有明显限制；VR的最低电压受S端限制，而S的最低电压会受到信号‘地电平’电压的限制。因此，要增大信号摆幅，必须克服VR电压的信号‘地电平’和VCK1n电压的VDD限制。本发明中，克服VCK1n电压的VDD限制，采用栅压自举技术，在电荷传输时将G端电压抬高一个VDD电压，这样VCK1n电压的上限可以提高到VDD电压；为克服VR电压的信号‘地电平’限制，采用负电压降压的方式，通过将MOSFET管S的衬底电压接负电压的方式降低S端电压的最低值，这样可以明显降低VR电压的下限，从而增加BCT的信号摆幅。
技术实现要素：
本发明的目的是克服现有技术中存在的不足，提供一种低电压大摆幅电荷传输电路，是一种适用于普通CMOS工艺的高精度电荷传输电路。
按照本发明提供的低电压大摆幅电荷传输电路技术方案，其特征是：包括一个电荷传输MOSFET管S、一个栅压自举增压电路、第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第一电容C1和第二电容C2；
所述低电压大摆幅电荷传输电路对应连接关系为：第一NMOS管M1的栅端连接到电荷待传输节点Ni，即电荷传输MOSFET管S的源极，还连接到栅压自举增压电路的电压输入端；第一NMOS管M1的源端和衬底连接到地电平，第一NMOS管M1的漏端连接到第二NMOS管M2的源端；第二NMOS管M2的漏端连接到第一PMOS管M3的漏端和电荷传输MOSFET管S的栅端，第二NMOS管M2的栅端连接到第一偏置电压，第二NMOS管M2的衬底接地电平；第一PMOS管M3的栅端连接到第二偏置电压，第一PMOS管M3的源端和衬底连接到栅压自举增压电路的电压输出端；电荷传输目标节点No，即电荷传输MOSFET管S的漏极，通过第二电容C2接控制信号Ck1n；电荷待传输节点Ni通过第一电容C1接控制信号Ck1；电荷传输MOSFET管S的衬底连接到地电平；栅压自举增压电路的时钟输入端连接控制信号Ck1。
所述低电压大摆幅电荷传输电路，其特征还在于：当进行电荷传输时，所述栅压自举增压电路处于增压状态，所述电荷传输MOSFET管的栅极为高电平VDD+VNi，电荷电压传输MOSFET管处于导通状态；当电荷传输结束后，所述栅压自举增压电路处于充电状态，所述电荷传输MOSFET管S的栅极接地电平，所述电荷传输MOSFET管处于关断状态；
其中，VDD为电源电压，VNi为MOSFET管的源极电压。
本发明的优点是：本发明所提供的适用于普通CMOS工艺的低电压大摆幅电荷传输电路，克服了现有信号传输电路中信号摆幅受限的问题，可以广泛应用于电荷域流水线模数转换器中各级电荷域子级流水电路中。
以下将结合附图和实施例，对本发明进行较为详细的说明。
附图说明
图1为现有信号传输电路原理图；
图2为现有信号传输电路工作电压波形示意图；
图3为本发明低电压大摆幅电荷传输电路结构原理图；
图4为本发明低电压大摆幅电荷传输电路工作电压波形示意图；
图5为本发明所述栅压自举增压电路的一种实现电路图；
图6为本发明低电压大摆幅电荷传输电路在电荷域流水线模数转换器中的应用。
具体实施方式
实施例，下面结合附图和实例对本发明进行进一步详细的说明。
图3所示为本发明设计的采用栅压自举增压技术来提高输入信号摆幅的低电压大摆幅电荷传输电路结构原理图，其在图1所示信号传输电路中的MOSFET管S的源极和电源VDD之间增加了一个栅压自举增压电路。所述低电压大摆幅电荷传输电路包括一个电荷传输MOSFET管S、一个栅压自举增压电路、第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第一电容C1和第二电容C2。
所述低电压大摆幅电荷传输电路对应连接关系为：第一NMOS管M1的栅端连接到电荷待传输节点Ni，即电荷传输MOSFET管S的源极，还连接到栅压自举增压电路的电压输入端；第一NMOS管M1的源端和衬底连接到地电平，第一NMOS管M1的漏端连接到第二NMOS管M2的源端；第二NMOS管M2的漏端连接到第一PMOS管M3的漏端和电荷传输MOSFET管S的栅端，第二NMOS管M2的栅端连接到第一偏置电压，第二NMOS管M2的衬底接地电平；第一PMOS管M3的栅端连接到第二偏置电压，第一PMOS管M3的源端和衬底连接到栅压自举增压电路的电压输出端Vboost；电荷传输目标节点No，即电荷传输MOSFET管S的漏极，通过第二电容C2接控制信号Ck1n；电荷待传输节点Ni通过第一电容C1接控制信号Ck1；电荷传输MOSFET管S的衬底连接到地电平；栅压自举增压电路的时钟输入端连接控制信号Ck1。
其中，所述控制信号Ck1和控制信号Ck1n为高电平不交叠脉冲信号。
图4给出低电压大摆幅电荷传输电路的工作电压波形示意图，通过采用栅自举升压技术，在电荷传输时将G端电压抬高一个VDD电压，这样VCK1n电压的上限可以提高到VDD电压，从而达到增加BCT信号摆幅的目的。VCK1n电压被提高到V’CK1n，理论上的上限可以提高到VDD,可以看出BCT电路的信号摆幅V’A增加了(V’CK1n-VCK1n)。
图5所示为一种可以用于本发明的栅压自举增压电路的原理图。其原理如下：时钟Ck1为高电平时，MOS管Mb2、Mb6导通，MOS管Mb7截至，Mb4导通，使得MOS管Mb1也导通；电路通过MOS管Mb1和Mb2对电容Cb1充电，使得电容Cb1两端的电压接近电源电压VDD，从而在电容Cbl上存储了VDD*Cb1的电量，栅压自举增压电路处于充电状态。当时钟Ck1从高变低时，MOS管Mb2、Mb6截止，MOS管Mb7导通，Mb4导通；电源通过MOS管Mb4、Mb7对结点Vboost的对地寄生电容充电，使得结点Vboost电压升高，MOS管Mb1截止，Mb5、Mb3导通；输入信号通过MOS管Mb3抬升电容Cb1下极板电压直到其值等于输入电压VNi；由于电容Cb1上存储的电荷在时钟CK变化过程中没有放电回路，存储在其上的电荷保持不变，电容Cbl上极板的电压就会同步上升，直到其值等于VDD+VNi，实现了栅压自举功能，栅压自举增压电路处于增压状态。
结合图4的波形示意图可以知道。当进行电荷传输时，栅压自举增压电路处于增压状态，所述电荷传输MOSFET管的栅极为高电平VDD+VNi，电荷传输MOSFET管S处于导通状态；当电荷传输结束后，栅压自举增压电路处于充电状态，所述电荷传输MOSFET管S的栅极接地电平，所述电荷传输MOSFET管处于关断状态。其中，VDD为电源电压，VNi为电荷传输MOSFET管S的源极电压。
图6为本发明在电荷域流水线ADC中的应用。图中所示为电荷域流水线模数转换器中1.5位/级电荷域子级流水线电路具体实现和前后级电荷域子级流水线电路的具体连接关系。电荷域子级流水线电路由全差分的信号处理通道100p和100n构成，电荷域子级流水线电路包括2个本发明所述的低电压大摆幅电荷传输电路(101p和101n)、2个电荷存储节点(104p和104n)、2个连接到前级子级电路电荷存储节点的电荷存储电容(106p和106n)、6个连接到本级1.5位/级子级电路电荷存储节点的电荷存储电容(107p、107n、108p、108n)、2个比较器，2个受比较器输出结果控制的基准电荷选择电路，2个连接到本级电荷存储节点的下一级子级电路的本发明所述低电压大摆幅电荷传输电路(102p和102n)，2个连接到下一级子级电路电荷存储节点的电荷存储电容(109p和109n)。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。