本发明属于电子电路技术领域，涉及电平转换电路，尤其涉及适合于高速操作的高压电平转换电路。
背景技术：
电平转换电路包括高压电平转换电路和低压电平转换电路，其中高压电平转换电路将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出极的控制。通常，根据输出高压控制信号极性的不同，电平转换电路可分为负压电平转换电路和正压电平转换电路。典型的电平转换电路通过一对晶体管接收输入信号，然而，当输入信号电平大幅下降时，驱动管的驱动能力就会变差，并且电路的延迟会增加。此外，输入端晶体管的极端电压下降可进一步造成不期望的输出信号的周期变化，甚至可能因为输入晶体管无法被极低的输入信号电压导通，而造成电平转换电路无法工作。而且传统的电平转换电路由于使用过多的高击穿电压管，导致转换速度比较慢。
技术实现要素：
针对上述传统电平转换电路在输入信号电平大幅下降时存在的驱动能力不足和由于过多的高击穿电压管导致转换速度较慢等问题，本发明提出一种电平转换电路，并给出单端输出和双端输出两种结构，利用外部控制电压控制输出，保证输出的可靠性；通过在电路中形成正反馈回路加快转换速度。
本发明的技术方案为：
电平转换电路，包括电平转换单元10和输出单元20，所述输出单元20包括第四NMOS管MN4、第五NMOS管MN5、第六PMOS管MP6和第七PMOS管MP7，
第六PMOS管MP6的栅极连接第一控制电压v1，其源极连接高电源电压vp，其漏极连接第四NMOS管MN4和第七PMOS管MP7的栅极并作为所述电平转换电路的第一输出端；
第五NMOS管MN5的栅极连接第二控制电压v2，其漏极连接第四NMOS管MN4和第七PMOS管MP7的漏极并作为所述电平转换电路的第二输出端，其源极连接第四NMOS管MN4的源极并连接地电平vn；
所述电平转换单元10包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5，
第三NMOS管MN3的栅极连接第四PMOS管MP4的栅极并连接正相输入信号pi，其漏极连接第四PMOS管MP4的漏极和第二PMOS管MP2的栅极，其源极连接第二NMOS管MN2的源极和第一NMOS管MN1的漏极；
第一NMOS管MN1的栅极连接所述第二控制信号v2，其源极连接地电平vn；
第二NMOS管MN2的栅极连接第五PMOS管MP5的栅极并连接反相输入信号ni，其漏极连接第五PMOS管MP5的漏极、第三PMOS管MP3的栅极和所述电平转换电路的第一输出端；
第三PMOS管MP3的漏极连接第四PMOS管MP4的源极，其源极连接第一PMOS管MP1的漏极、第二PMOS管MP2的源极和所述输出单元20中第七PMOS管MP7的源极；
第二PMOS管MP2的漏极连接第五PMOS管MP5的源极；
第一PMOS管MP1的栅极连接所述第一控制电压v1，其源极连接高电源电压vp。
具体的，所述第一PMOS管MP1和第六PMOS管MP6为高击穿电压PMOS管。
电平转换电路，包括电平转换单元100和输出单元200，所述输出单元200包括第十PMOS管MP10、第十二NMOS管MN12和第十三NMOS管MN3，第十PMOS管MP10的漏极连接第十二NMOS管MN12的漏极并作为所述电平转换电路的输出端，其源极连接高电源电压vp；第十二NMOS管MN12的栅极连接第三控制电压vi，其源极连接第十三NMOS管MN13的漏极；第十三NMOS管MN13的源极连接地电平vn；
所述电平转换单元100包括第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第八PMOS管MP8和第九PMOS管MP9，
第六NMOS管MN6的栅极连接正相输入信号pi，其漏极连接第八NMOS管MN8的源极、第九NMOS管MN9的漏极和第十一NMOS管MN11的栅极，其源极连接第七NMOS管MN7、第九NMOS管MN9和第十一NMOS管MN11的源极并连接地电平vn；
第七NMOS管MN7的栅极连接反相输入信号ni，其漏极连接第九NMOS管MN9的栅极、第十NMOS管MN10的源极、第十一NMOS管MN11的漏极和所述输出单元200中第十三NMOS管MN13的栅极；
第八NMOS管MN8的栅极连接第十NMOS管MN10的栅极并连接所述第三控制电压vi，其漏极连接第八PMOS管MP8的漏极和第九PMOS管MP9的栅极；
第八PMOS管MP8的栅极连接第九PMOS管MP9和第十NMOS管MN10的漏极以及所述输出单元200中第十PMOS管MP10的栅极，其源极连接第九PMOS管MP9的源极并连接高电源电压vp。
具体的，所述第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10为高击穿电压PMOS管。
本发明的有益效果为：本发明提出的电平转换电路，在输入信号电平大幅下降时能保证电路的驱动能力和输出稳定，同时还具有转换速度高和结构简单的特点。
附图说明
图1为本发明提出的双端输出的电平转换电路的结构示意图。
图2为本发明提出的双端输出的电平转换电路的操作时序图。
图3为本发明提出的单端输出的电平转换电路的结构示意图。
图4为本发明提出的单端输出的电平转换电路操作时序图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提出的电平转换电路能够将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出极的控制，下面分别通过单端输出的电平转换电路和双端输出的电平转换电路来具体说明本发明的技术方案。
双端输出的电平转换电路：
如图1是双端输出的电平转换电路的结构示意图，包括电平转换单元10和输出单元20，输出单元20包括第四NMOS管MN4、第五NMOS管MN5、第六PMOS管MP6和第七PMOS管MP7，第六PMOS管MP6的栅极连接第一控制电压v1，其源极连接高电源电压vp，其漏极连接第四NMOS管MN4和第七PMOS管MP7的栅极并作为电平转换电路的第一输出端；第五NMOS管MN5的栅极连接第二控制电压v2，其漏极连接第四NMOS管MN4和第七PMOS管MP7的漏极并作为电平转换电路的第二输出端，其源极连接第四NMOS管MN4的源极并连接地电平vn；第四NMOS管MN4和第七PMOS管MP7组成反相器，电平转换电路第二输出端的信号no为电平转换电路第一输出端信号po的反相信号；电平转换单元10包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5，第三NMOS管MN3的栅极连接第四PMOS管MP4的栅极并连接正相输入信号pi，其漏极连接第四PMOS管MP4的漏极和第二PMOS管MP2的栅极并记为节点h1，其源极连接第二NMOS管MN2的源极和第一NMOS管MN1的漏极；第一NMOS管MN1的栅极连接第二控制信号v2，其源极连接地电平vn；第二NMOS管MN2的栅极连接第五PMOS管MP5的栅极并连接反相输入信号ni，其漏极连接第五PMOS管MP5的漏极、第三PMOS管MP3的栅极和电平转换电路的第一输出端并记为节点h2；第三PMOS管MP3的漏极连接第四PMOS管MP4的源极，其源极连接第一PMOS管MP1的漏极、第二PMOS管MP2的源极和输出单元20中第七PMOS管MP7的源极；第二PMOS管MP2的漏极连接第五PMOS管MP5的源极；第一PMOS管MP1的栅极连接第一控制电压v1，其源极连接高电源电压vp。
一些实施例中，第一PMOS管MP1和第六PMOS管MP6选择高击穿电压PMOS晶体管，其余为低击穿电压晶体管，这样用到的高击穿电压管最少，转换速度也更快。
本发明提出的双端输出的电平转换电路中，电平转换单元用来得到将低压信号转换为高压信号的输出信号，输出单元的作用是保证稳定可靠的输出。电平转换单元中，正相输入信号pi控制第三NMOS管MN3和第四PMOS管MP4，反相输入信号ni(即正相输入信号pi的反相信号)控制第二NMOS管MN2和第五PMOS管MP5，当第三NMOS管MN3开启后，第四PMOS管MP4会关断，从而保证高电源电压vp不会对低压管造成损坏。
利用外置偏压控制输出，即利用第一控制电压v1控制第一PMOS管MP1管，第二控制电压v2控制第一NMOS管MN1，在输入信号电平大幅下降时保证输出的可靠性，能够解决传统电平转换电路中驱动能力不足的问题。
本发明提出的电平转换电路在输入信号电平大幅下降时，能够避免传统电平转换电路中驱动能力不足的问题，第三PMOS管MP3和第二PMOS管MP2形成正反馈回路加快转换速度，第六PMOS管MP6导通时进一步提高电平转换电路的第一输出端的输出信号po输出高电平的转换速度，第五NMOS管MN5导通时进一步拉低电平转换电路的第二输出端的输出信号no输出低电平，保证电平转换电路双端稳定输出。
如图2所示为图1中双端输出的电平转换电路的操作时序图，可以看出：
(1)当正相输入信号pi和反相输入信号ni分别为地电平VSS(即地电平vn)和低电源电压VCC，第二控制电压v2和第一控制电压v1都为低电源电压VCC时，第一输出端的电压po和第二输出端的电压no都为地电平VSS。
(2)当正相输入信号pi和反相输入信号ni分别为低电源电压VCC和地电平VSS，第二控制电压v2和第一控制电压v1分别为低电源电压VCC和地电平VSS时，第一输出端电压po和第二输出端电压no分别为高电源电压vp和地电平VSS。
实际使用时，我们使用状态(2)，保证电平转换电路正常工作，状态(1)为电平转换电路关断状态。VSS为地电位即地电平vn，VCC为低电源电压，高电源电压vp一般大于低电源电压VCC。
单端输出的电平转换电路：
如图3所示是单端输出的电平转换电路的结构示意图，包括电平转换单元100和输出单元200，输出单元200包括第十PMOS管MP10、第十二NMOS管MN12和第十三NMOS管MN3，第十PMOS管MP10的漏极连接第十二NMOS管MN12的漏极并作为电平转换电路的输出端，其源极连接高电源电压vp；第十二NMOS管MN12的栅极连接第三控制电压vi，其源极连接第十三NMOS管MN13的漏极；第十三NMOS管MN13的源极连接地电平vn；电平转换单元100包括第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第八PMOS管MP8和第九PMOS管MP9，第六NMOS管MN6的栅极连接正相输入信号pi，其漏极连接第八NMOS管MN8的源极、第九NMOS管MN9的漏极和第十一NMOS管MN11的栅极，其源极连接第七NMOS管MN7、第九NMOS管MN9和第十一NMOS管MN11的源极并连接地电平vn；第七NMOS管MN7的栅极连接反相输入信号ni，其漏极连接第九NMOS管MN9的栅极、第十NMOS管MN10的源极、第十一NMOS管MN11的漏极和输出单元200中第十三NMOS管MN13的栅极；第八NMOS管MN8的栅极连接第十NMOS管MN10的栅极并连接第三控制电压vi，其漏极连接第八PMOS管MP8的漏极和第九PMOS管MP9的栅极并记为节点h3；第八PMOS管MP8的栅极连接第九PMOS管MP9和第十NMOS管MN10的漏极以及输出单元200中第十PMOS管MP10的栅极并记为节点h4，其源极连接第九PMOS管MP9的源极并连接高电源电压vp。
一些实施例中，第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10为高击穿电压PMOS管，其余为低击穿电压晶体管。
本发明提出的单端输出的电平转换电路的工作原理为：当正相输入信号pi和反相输入信号ni电平分别为地电平VSS和低电源电压VCC，第三控制电压vi为低电源电压VCC时，此时第七NMOS管MN7开启，节点h4为地电平vn，从而开启第十PMOS管MP10，最终输出vout为高电源电压vp。
本发明提出的单端输出的电平转换电路中，第八PMOS管MP8、第九PMOS管MP9和第九NMOS管MN9、第十一NMOS管MN11组成正反馈耦合连接，提高了驱动能力，保证了电平转换输出稳定。
如图4所示为单端输出的电平转换电路的操作时序图。
(1)当正相输入信号pi和反相输入信号ni分别为地电平VSS和低电源电压VCC，第三控制电压vi为低电源电压VCC时，输出电压vout为高电源电压vp。
(2)当正相输入信号pi和反相输入信号ni分别为低电源电压VCC和地电平VSS，第三控制电压vi为低电源电压VCC时，输出电压vout为地电平VSS。
(3)当第三控制电压vi为地电平VSS时，此时输出电压vout为不定态。
实际使用时，我们使用状态(1)，保证电平转换电路正常工作，状态(2)为电平转换电路关断状态。
综上所述，本发明提出了一种高压电平转换电路，并给出了单端输出的电平转换电路的结构和双端输出的电平转换电路的结构；本发明提出的电平转换电路，利用正反馈加快了转换速度，其中双端输出的电平转换电路中，利用第三PMOS管MP3和第二PMOS管MP2形成正反馈回路，单端输出的电平转换电路中，利用第八PMOS管MP8、第九PMOS管MP9和第九NMOS管MN9、第十一NMOS管MN11组成正反馈耦合连接；同时本发明提出的电平转换电路，利用外部控制电压来控制输出，保证输出的可靠性，双端输出的电平转换电路中，利用第一控制电压v1控制第一PMOS管MP1管和第六PMOS管，第二控制电压v2控制第一NMOS管MN1和第五NMOS管MN5，单端输出的电平转换电路中，利用第三控制电压vi控制第八NMOS管MN8、第十NMOS管MN10和第十二NMOS管MN12；另外，双端输出的电平转换电路中第一PMOS管MP1和第六PMOS管MP6选择高击穿电压PMOS晶体管，其余为低击穿电压晶体管，单端输出的电平转换电路中第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10选择高击穿电压PMOS管，其余为低击穿电压晶体管，这样两种结构都最大可能减少使用高压管的数量，具有高转换速率和结构简单的优点，同时保证了电平转换输出稳定，在没有退化可靠性的情况下实现高速操作的高压电平转换。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文所述方法和结构的步骤顺序、细节及操作做出各种修改和优化。