一种应用于锁相环频率综合器的高速宽带除法链的制作方法

本发明属于数字电路领域，涉及一种除法链结构，更具体地涉及一种应用于锁相环频率综合器的高速宽带除法链。
背景技术：
：现代无线通信技术己经替代以前的有线通信技术进行数据通讯，并且数据传输率更高、安全性更强、性能更稳定。无线通信系统离不开时钟信号源，现代通信系统中信号源一般通过频率综合器产生。目前应用最广泛的是基于锁相环的频率综合技术，它从一个或若干个高性能指标的频率源，产生多个具有同等优良性能的高频信号。高速除法链的设计一直是锁相环设计中的难点，随着5g通信的出现，对时钟信号频率的要求越来越高，具体体现在宽频带以及高频率两方面。对于宽频带，锁相环输出频率覆盖范围由vco与除法链除数范围共同决定；对于高频率，传统的除法链电路由于2/3分频器工作速度限制，整个电路工作速度难以提高；传统2/3分频器如图2所示，由于其中包括4个d触发器201、202、203、204以及3个与门211、212、213，且其反馈回路有4个逻辑器件212、204、203、203级联，由数字逻辑电路设计常识可知，级联的同步时序逻辑器件越多，其整体工作速度越慢，故传统2/3分频器20的结构决定了其工作速度上限不会很高。基于此，如何改进2/3分频器，使之工作速度提高，是本领域技术人员需要解决的关键问题。技术实现要素：本发明的目的在于提供一种应用于锁相环频率综合器的高速宽带除法链，用以克服现有除法链工作上限频率不高、致使除法链难以对高频信号进行分频，故不能满足基于毫米波的5g通信芯片的时钟频率要求；本发明提出一种全新的2/3分频器结构，以此提高除法链工作速度上限。为实现上述目的，本发明采用的技术方案如下：一种应用于锁相环频率综合器的高速宽带除法链，包括依次级联的1个rlehs2/3分频器和多个ldp2/3分频器，其中，输入时钟信号输入rlehs2/3分频器时钟输入端，依次经过rlehs2/3分频器和多个ldp2/3分频器后输出输出时钟信号；其特征在于：所述rlehs2/3分频器由第一d触发器1011、第二d触发器1012、第一2输入与门1013及3输入与门1014构成，其中，第一d触发器和第二d触发器的clk端相连、且作为分频器的时钟输入端fin，第一d触发器和第二d触发器的端连接所述2输入与门的两个输入端、2输入与门的输出端连接第一d触发器的d端，第一d触发器端作为分频器的输出端fout，第一d触发器的q端连接所述3输入与门的一个输入端、3输入与门的另外两个输入端分别作为分频比数字控制信号输入端p和内部控制信号输入端modin、3输入与门的输出端连接第二d触发器的d端，第二d触发器的q端悬空；所述ldp2/3分频器由第三d触发器1021、第四d触发器1022、第二2输入与门1023、第三2输入与门1024及2输入与非门1025构成，其中，第三d触发器和第四d触发器的clk端相连、且作为分频器的时钟输入端fin，第三d触发器端和2输入与非门的输出端分别连接所述第二2输入与门的两个输入端、第二2输入与门的输出端连接第三d触发器的d端，第三d触发器q端作为分频器的输出端fout，第三d触发器的q端连接所述第三2输入与门的一个输入端、第三2输入与门的另一个输入端作为内部控制信号输入端modin、第三2输入与门的输出端连接第四d触发器的d端，第四d触发器的端悬空，第四d触发器的q端连接所述2输入与非门的一个输入端，2输入与非门的另一个输入端作为分频比数字控制信号输入端p；所述第四d触发器1022为tspcd触发器，所述tspcd触发器中引出分频器的内部控制信号输出端modout。本发明由rlehs2/3分频器和lpd2/3分频器级联组成的除法链，其分频比m，由下式所示：m＝p0+2×p1+22×p2+...+2n-1×pn-1+2n由上式可知，除法链除数覆盖范围为2n～2n+1-1，故可通过增减级联的2/3分频器数量n以满足除法链宽频带的要求。本发明的有益效果在于：本发明提供一种应用于锁相环频率综合器的高速宽带除法链，与传统的除法链相比，本发明通过对第一级2/3分频器(rlehs2/3分频器)与后级2/3分频器(rlehs2/3分频器)的创新性设计，使第一级2/3分频器与与后级2/3分频器的结构得到简化、工作速度得到提升，同时，第一级2/3分频器中的3输入与门与2输入与门均采用有比逻辑设计，进一步提高了所述第一级2/3分频器的工作速度；从而大大提高除法链工作速度上限。附图说明图1为本发明应用于锁相环频率综合器的高速宽带除法链的电路示意图。图2为传统2/3分频器的电路示意图。图3为本发明rlehs2/3分频器的电路示意图。图4为rlehs2/3分频器的的整体电路mos管图。图5为本发明ldp2/3分频器的电路示意图。图6为本发明ldp2/3分频器中tspcd触发器的电路示意图。图7为本发明ldp2/3分频器的的整体电路mos管图。具体实施方式下面结合附图和实施例对本发明做进一步详细说明。本实施例提供一种应用于锁相环频率综合器的高速宽带除法链，其电路示意图如图1所示，包括依次级联的rlehs2/3分频器101和n-1个ldp2/3分频器102；其中，clk_in为输入时钟信号，clk_out为分频后输出时钟信号，p0～pn-1为n个分频比数字控制信号；所述输入时钟信号clk_in输入rlehs2/3分频器101的时钟输入端fin，rlehs2/3分频器101的分频比数字控制信号输入端p接收分频比数字控制信号p0，rlehs2/3分频器101的输出端fout输出信号q1至第一级ldp2/3分频器102的时钟输入端fin，rlehs2/3分频器101的内部控制信号输入端modin接收第一级ldp2/3分频器102的内部控制信号输出端modout输出信号mn-1；第一级ldp2/3分频器102的分频比数字控制信号输入端p接收分频比数字控制信号p1，第一级ldp2/3分频器102的内部控制信号输入端modin接收第二级ldp2/3分频器的内部控制信号输出端modout输出信号mn-2，第一级ldp2/3分频器102的输出端fout输出信号q2至第二级ldp2/3分频器的时钟输入端fin；以此类推，完成级联，最后第n-1级ldp2/3分频器的输出端fout输出分频后输出时钟信号clk_out。其中，上述rlehs2/3分频器和ldp2/3分频器的分频比均由分频比数字控制信号以及内部传递控制信号决定，如下表所示：modinp分频比002012113102上述rlehs2/3分频器101的电路示意图如图3所示，由第一d触发器1011、第二d触发器1012、第一2输入与门1013及3输入与门1014构成，其中，第一d触发器和第二d触发器的clk端相连、且作为分频器的时钟输入端fin，第一d触发器和第二d触发器的端连接所述2输入与门的两个输入端、2输入与门的输出端连接第一d触发器的d端，第一d触发器端作为分频器的输出端fout，第一d触发器的q端连接所述3输入与门的一个输入端、3输入与门的另外两个输入端分别作为分频比数字控制信号输入端p和内部控制信号输入端modin、3输入与门的输出端连接第二d触发器的d端，第二d触发器的q端悬空；上述rlehs2/3分频器的整体电路mos管图如图4所示；上述ldp2/3分频器的电路示意图如图5所示，由第三d触发器1021、第四d触发器1022、第二2输入与门1023、第三2输入与门1024及2输入与非门1025构成，其中，第三d触发器和第四d触发器的clk端相连、且作为分频器的时钟输入端fin，第三d触发器端和2输入与非门的输出端分别连接所述2输入与门的两个输入端、2输入与门的输出端连接第三d触发器的d端，第三d触发器q端作为分频器的输出端fout，第三d触发器的q端连接所述第三2输入与门的一个输入端、第三2输入与门的另一个输入端作为内部控制信号输入端modin、第三2输入与门的输出端连接第四d触发器的d端，第四d触发器的q端悬空，第四d触发器的q端连接所述2输入与非门的一个输入端，2输入与非门的另一个输入端作为分频比数字控制信号输入端p；所述第四d触发器1022为tspcd触发器，如图6所示，由第一pmos管m1、第二pmos管m2、第三pmos管m3、第一nmos管m4、第二nmos管m5、第三nmos管m6及第四nmos管m7构成，其中，所述第一pmos管m1、第二pmos管m2、第三pmos管m3的源极均接电源vdd，所述第三pmos管m3、第一nmos管m4、第三nmos管m6的栅极连接clk端，第二nmos管m5、第三nmos管m6、第四nmos管m7的漏极均接地，所述第一pmos管m1的栅极与第二nmos管m5的栅极相连、且作为d端，所述第一nmos管m4的源极与第二nmos管m5的漏极相连，所述第三pmos管m3的漏极与第四nmos管m7的漏极相连、且经过反向器后作为q端，所述第一pmos管m1的漏极、第一nmos管m4的漏极及第二pmos管m2的栅极相连，所述第二pmos管m2的漏极、第三nmos管m6的漏极与第四nmos管m7的栅极相连、且作为内部控制信号输出端modout；上述ldp2/3分频器的整体电路mos管图如图7所示。需要说明的是，本发明中，所述tspcd触发器为本领域现有技术。从工作原理上讲，本发明通过新型的rlehs2/3分频器(ratiologicembeddedhighspeed2/3divider，嵌入有比逻辑高速2/3分频器)和ldp2/3分频器(lowpowerdissipation2/3divider，低功耗2/3分频器)的设计，进而提高除法链工作速度上限；本发明中，rlehs2/3分频器仅由2个d触发器1011、1012，1个2输入与门1013以及1个3输入与门1014组成，通过与图2所示传统2/3分频器对比可知，本发明rlehs2/3分频器大大减少了级联逻辑器件的数量，即实现结构简化，工作速度提升；进一步的，本发明rlehs2/3分频器中3输入与门与2输入与门均采用有比逻辑设计，如图4所示为rlehs2/3分频器的整体mos管电路图，其中，m1、m2、m3、m4构成有比逻辑电路，通过牺牲功耗，加快了节点z电荷的释放速度，进而提高了rlehs2/3分频器的工作速度。本发明设计lpd2/3分频器作为本发明除法链中的后级2/3分频器，由2个d触发器，2个2输入与门以及1个2输入与非门组成，同样简化了电路的结构，提高了其工作速度；同时，由于外部输入时钟信号clk_in已经由第一级rlehs2/3分频器进行了2分频或者3分频，故对于后级2/3分频器的工作速度要求相对而言并不高，为了减小静态功耗，lpd2/3分频器并不采用有比逻辑设计。以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。另外需要说明书的是，本发明中的“第一”、“第二”等仅表示在实施例的描述中出现的先后顺序，以便区分类似部件，“第一”、“第二”在权力要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。当前第1页12