一种无电感下变频混频器的制作方法

本发明涉及无线通信领域，尤其涉及一种无电感下变频混频器。

背景技术：

混频器作为射频前端的核心电路之一，其电路性能直接决定射频前端的总体性能。线性度、转换增益是衡量一个混频器性能的重要指标。在接收机中，混频器具有一定的转换增益可以降低混频器后面各级模块设计的难度，有利于提高系统噪声性能和灵敏度。线性度决定了混频器能处理的最大信号强度。有源混频器可以提供增益，典型结构是吉尔伯特双平衡混频器，它具有较好的端口隔离度，且相对于无源混频器后接跨阻放大器具有较小的面积，但缺点是线性度较差。

双平衡混频器的增益与线性度主要由跨导级和开关级决定，传统的做法是在跨导级与开关级之间增加lc滤波器，但是这样会消耗大量芯片面积，如何尽可能用更少的元器件、更少的面积实现具有高增益和高线性度的混频器，一直是业界研究的热点。

技术实现要素：

本发明的目的在于提供一种无电感下变频混频器，不采用电感，尽可能减小芯片面积。具有较高的增益，同时兼顾线性度、低噪声和合理的功耗。本发明的技术方案如下：

一种无电感下变频混频器，包括：设有输入跨导单元、交叉耦合电容单元、开关单元、电阻负载单元，其特征在于，输入跨导单元采用不同的衬底电压结构；交叉耦合电容单元，在开关单元源极形成负阻，以改善线性度；射频输入信号由输入跨导单元放大，通过交叉耦合电容单元抵消寄生电容，输出至开关单元与本振信号混频，开关单元的输出连接电阻负载单元，差分中频输出信号从开关单元和电阻负载单元之间输出。

所述输入跨导单元包括：第一晶体管(m1)、第二晶体管(m2)、第三晶体管(m3)和第四晶体管(m4)；

其中，所述第一晶体管(m1)的栅极与第二晶体管(m2)的栅极、第一电阻(r1)的第一端和射频输入端(rf+)连接；

所述第二晶体管(m2)的源极与第一晶体管(m1)的源极、第三晶体管(m3)的源极和第四晶体管(m4)的源极连接；

所述第二晶体管(m2)的衬底与第三晶体管(m3)的衬底和第三电阻(r3)的第一端连接；

所述第三晶体管(m3)的栅极与第四晶体管(m4)的栅极、第二电阻(r2)的第一端和射频输入端(rf-)连接。

所述交叉耦合电容单元包括：第一电容(c1)和第二电容(c2)；

其中，所述第一电容(c1)的第一端与射频输入端(rf+)连接；

所述第一电容(c1)的第二端与第三晶体管(m3)的漏极和第四晶体管(m4)的漏极连接；

所述第二电容(c2)的第一端与射频输入端(rf-)连接；

所述第二电容(c2)的第二端与第一晶体管(m1)的漏极和第二晶体管(m2)的漏极连接。

所述开关单元包括：第五晶体管(m5)、第六晶体管(m6)、第七晶体管(m7)和第八晶体管(m8)；

其中，所述第五晶体管(m5)的栅极与本振输入信号(lo+)、第八晶体管(m8)的栅极和第五电阻(r5)的第一端连接；

所述第五晶体管(m5)的源极与第六晶体管(m6)的源极和第二电容(c2)的第二端连接；

所述第六晶体管(m6)的栅极与第七晶体管(m7)的栅极、第四电阻(r4)的第一端和本振信号(lo-)连接；

所述第七晶体管(m7)的源极与第八晶体管(m8)的源极和第一电容(c1)的第二端连接。

所述电阻负载单元包括：第六电阻(r6)和第七电阻(r7)；

其中，所述第六电阻(r6)的第一端与第三电容(c3)的第一端、第七晶体管(m7)的漏极和第八晶体管(m8)的漏极连接；

所述第七电阻(r7)的第一端与第四电容(c4)的第一端、第五晶体管(m5)的漏极和第六晶体管(m6)的漏极连接。

所述第一电阻(r1)的第二端和第二电阻(r2)的第二端均与第一电压源(v1)连接；

所述第三电阻(r3)的第二端与第二电压源(v2)连接；

所述第四电阻(r4)的第二端和第五电阻(r5)的第二端均与第三电压源(v3)连接；

所述第六电阻(r6)的第二端和第七电阻(r7)的第二端均与第四电压源(v4)连接；

所述第二晶体管(m2)的源极、第三晶体管(m3)的源极、第一晶体管(m1)的衬底、第四晶体管(m4)的衬底、第五晶体管(m5)的衬底、第六晶体管(m6)的衬底、第七晶体管(m7)的衬底和第八晶体管(m8)的衬底均与接地端连接；

所述第三电容(c3)的第二端连接中频输出信号(if+)；第四电容(c4)的第二端连接中频输出信号(if-)。

所述第一晶体管(m1)、第二晶体管(m2)、第三晶体管(m3)、第四晶体管(m4)、第五晶体管(m5)、第六晶体管(m6)、第七晶体管(m7)和第八晶体管(m8)均为nmos晶体管。

所述第四电压源(v4)提供直流偏置电压，且电压值为1.8v。

与现有技术相比，本发明实施例的技术方案的有益效果是：

(1)本发明采用不同的衬底电压的输入跨导单元，结合电流注入和导数叠加技术，在不增加功耗的情况下，同时优化了噪声和线性度；

(2)本发明采用交叉耦合电容单元，在开关单元源极形成负阻，抵消了寄生电容的非线性影响，进一步改善了线性度；

(3)本发明未采用电感，消耗芯片面积小。

(4)本发明的实现采用主流cmos工艺，可以与普通采用cmos工艺的数字基带电路集成在同一块芯片上，容易实现片上系统集成。

(5)本发明采用深亚微米0.18umcmos工艺实现，1.8v低电源电压供电，其功耗消耗较低。

附图说明

图1是本发明下变频混频器的电路原理图；

图2为本发明下变频混频器的变频增益的仿真结果图；

图3是本发明下变频混频器的噪声系数的仿真结果图；

图4是本发明下变频混频器的线性度的仿真结果图。

具体实施方式

本发明实施例通过提供一种无电感下变频混频器，解决了现有技术中存在的问题，如何在不使用电感的情况下，同时优良的增益和线性度性能。为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

所述输入跨导单元包括：第一晶体管m1、第二晶体管m2、第三晶体管m3和第四晶体管m4；其中，所述第一晶体管m1的栅极与第二晶体管m2的栅极、第一电阻r1的第一端和射频输入端rf+连接；所述第二晶体管m2的源极与第一晶体管m1的源极、第三晶体管m3的源极和第四晶体管m4的源极连接；所述第二晶体管m2的衬底与第三晶体管m3的衬底和第三电阻r3的第一端连接；所述第三晶体管m3的栅极与第四晶体管m4的栅极、第二电阻r2的第一端和射频输入端rf-连接。

本发明的实施例中，射频信号分别加在第一晶体管m1、第二晶体管m2、第三晶体管m3和第四晶体管m4的栅极，电压信号转变为电流信号。第一晶体管m1和第四晶体管m4衬底接地，第二晶体管m2和第三晶体管m3衬底接电压v2，栅极电压相同都为v1。跨导级采用不同衬底电压的双mos管，结合了电流注入和导数叠加技术，在不增加功耗的情况下，同时优化了噪声和线性度。

所述交叉耦合电容单元包括：第一电容c1和第二电容c2；其中，所述第一电容c1的第一端与射频输入端rf+连接；所述第一电容c1的第二端与第三晶体管m3的漏极和第四晶体管m4的漏极连接；所述第二电容c2的第一端与射频输入端rf-连接；所述第二电容c2的第二端与第一晶体管m1的漏极和第二晶体管m2的漏极连接。

本发明的实施例中，在第一晶体管m1和第二晶体管m2的漏极与第三晶体管m3和第四晶体管m4的栅极加入第二电容c2。在第三晶体管m3和第四晶体管m4的漏极与第一晶体管m1和第二晶体管m2的栅极加入第一电容c1。第一电容c1和第二电容c2组成交叉耦合电容。在插入节点形成负阻抗，抵消寄生电容的影响，改善跨导管的非线性，从而改善混频器的增益与线性度。

所述开关单元包括：第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8；其中，所述第五晶体管m5的栅极与本振输入信号lo+、第八晶体管m8的栅极和第五电阻r5的第一端连接；所述第五晶体管m5的源极与第六晶体管m6的源极和第二电容c2的第二端连接；所述第六晶体管m6的栅极与第七晶体管m7的栅极、第四电阻r4的第一端和本振信号lo-连接；所述第七晶体管m7的源极与第八晶体管m8的源极和第一电容c1的第二端连接。

本发明的实施例中，为了使开关单元能在适当的本振信号下工作于理想的开关方式，将第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8偏置在截止区边缘，即栅源电压与阈值电压接近。开关对在本振信号的控制下交替导通，将输入跨导级产生的电流周期性地由一边转换到另一边。

所述电阻负载单元包括：第六电阻r6和第七电阻r7；其中，所述第六电阻r6的第一端与第三电容c3的第一端、第七晶体管m7的漏极和第八晶体管m8的漏极连接；所述第七电阻r7的第一端与第四电容c4的第一端、第五晶体管m5的漏极和第六晶体管m6的漏极连接。

本发明的实施例中，第六电阻r6和第七电阻r7作负载单元，电阻作为负载，结构简单，不会引入非线性。而且具有很宽的带宽，是混频器中最常用的负载形式。