一种用于突发模式限幅放大器的信号鉴别装置的制作方法

本实用新型涉及信号处理领域，具体涉及一种用于突发模式限幅放大器的信号鉴别装置。

背景技术：

信号鉴别装置(ND，noise discriminator)是光通信光线路终端(OLT，optic line terminal)突发模式限幅放大器(BM LA)中的关键装置，它通过对PON协议输入前导码的鉴别，能够有效地防止干扰/噪声对信号检测器(SD，Signal Detector)的误触发，提高迟滞指标；其还用作自动频率识别，在多速率多通道的限幅放大器应用中，可作为自动速率选择器使用。但是现有的信号鉴别装置防止干扰/噪声对信号检测器的误触发效果差，迟滞高。

技术实现要素：

针对现有技术中的上述不足，本实用新型提供的一种用于突发模式限幅放大器的信号鉴别装置解决了现有的信号鉴别装置防止干扰/噪声对信号检测器的误触发效果差，迟滞高的问题。

为了达到上述发明目的，本实用新型采用的技术方案为：

提供一种用于突发模式限幅放大器的信号鉴别装置，其包括脉冲宽度生成电路，脉冲宽度生成电路的输入端作为前导码信号的输入端，脉冲宽度生成电路的输出端分别连接第一或门电路的一个输入端、D触发器D6的reset端口和D触发器D5的CLK端口；第一或门电路的另一个输入端与D触发器D6的Q端口相连接，第一或门电路的输出端通过第一延时器分别连接计数器电路的reset端口和D触发器D4的reset端口；

D触发器D6的CLK端口与计数器电路的一个输出端相连接；计数器电路的另一个输出端与D触发器D4的CLK端口相连接；计数器电路的一个输入端连接第二延时器的输出端，第二延时器的输入端作为前导码信号的输入端；D触发器D4的Q端口与D触发器D5的D端口相连接；D触发器D5的reset端口与限幅放大器的reset信号相连接，D触发器D5的Q端口作为信号鉴别装置的输出端。

进一步地，脉冲宽度生成电路包括D触发器D0，D触发器D0的CLK端口作为前导码信号的输入端；D触发器D0的Q端口连接RC定时器的输入端，RC定时器的输出端连接第二或门电路的一个输入端，第二或门电路的另一个输入端与限幅放大器的reset信号相连接，第二或门电路的输出端与D触发器D0的reset端口相连接；D触发器D0的QN端口分别连接第一或门电路的一个输入端、D触发器D6的reset端口和D触发器D5的CLK端口。

进一步地，计数器电路包括第一与门电路、第二与门电路和至少三个D触发器，低位D触发器的QN端口与高一位D触发器的CLK端口相连接；每个D触发器的Q端口均连接至第一与门电路的输入端，第一与门电路的输出端连接D触发器D6的CLK端口；最高位D触发器的QN端口和剩余D触发器的Q端口连接至第二与门电路的输入端，第二与门电路的输出端与D触发器D4的CLK端口相连接；最低位D触发器的CLK端口与第二延时器的输出端相连接；每个D触发器的reset端口均与第一延时器的输出端相连接。

进一步地，第一延时器为四分之一周期延时器。

进一步地，第二延时器为二分之一周期延时器。

本实用新型的有益效果为：本实用新型采用在给定时间内对输入数据脉冲个数进行计数的方法实现对前导码的频率与系统噪声进行鉴别，在数个前导码的周期内即可完成频率识别，实现快速的系统SD响应。另外本实用新型对频率具有严格的判定机制，倍频或多倍频，高频噪声等信号都可以通过该ND进行过滤，仅对目标频率及其临近频率进行放行，防止系统对输入信号频率或噪声的误判。

附图说明

图1为本实用新型的电路结构示意图；

图2为前导码信号的波形及对应的脉冲宽度示意图；

图3为TA＝4.25T、DIN信号周期约等于目标频率对应周期T时的时序图；

图4为TA＝4.25T、DIN信号周期大于目标频率对应周期T时的时序图；

图5为TA＝4.25T、DIN信号周期小于目标频率对应周期T时的时序图。

具体实施方式

下面对本实用新型的具体实施方式进行描述，以便于本技术领域的技术人员理解本实用新型，但应该清楚，本实用新型不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本实用新型的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图1所示，该用于突发模式限幅放大器的信号鉴别装置包括脉冲宽度生成电路，脉冲宽度生成电路的输入端作为前导码信号的输入端，脉冲宽度生成电路的输出端分别连接第一或门电路的一个输入端、D触发器D6的reset端口和D触发器D5的CLK端口；第一或门电路的另一个输入端与D触发器D6的Q端口相连接，第一或门电路的输出端通过第一延时器分别连接计数器电路的reset端口和D触发器D4的reset端口；

D触发器D6的CLK端口与计数器电路的一个输出端相连接；计数器电路的另一个输出端与D触发器D4的CLK端口相连接；计数器电路的一个输入端连接第二延时器的输出端，第二延时器的输入端作为前导码信号的输入端；D触发器D4的Q端口与D触发器D5的D端口相连接；D触发器D5的reset端口与限幅放大器的reset信号相连接，D触发器D5的Q端口作为信号鉴别装置的输出端。

脉冲宽度生成电路包括D触发器D0，D触发器D0的CLK端口作为前导码信号的输入端；D触发器D0的Q端口连接RC定时器的输入端，RC定时器的输出端连接第二或门电路的一个输入端，第二或门电路的另一个输入端与限幅放大器的reset信号相连接，第二或门电路的输出端与D触发器D0的reset端口相连接；D触发器D0的QN端口分别连接第一或门电路的一个输入端、D触发器D6的reset端口和D触发器D5的CLK端口。

计数器电路包括第一与门电路、第二与门电路和至少三个D触发器，低位D触发器的QN端口与高一位D触发器的CLK端口相连接；每个D触发器的Q端口均连接至第一与门电路的输入端，第一与门电路的输出端连接D触发器D6的CLK端口；最高位D触发器的QN端口和剩余D触发器的Q端口连接至第二与门电路的输入端，第二与门电路的输出端与D触发器D4的CLK端口相连接；最低位D触发器的CLK端口与第二延时器的输出端相连接；每个D触发器的reset端口均与第一延时器的输出端相连接。

在本实用新型的一个实施例中，第一延时器为四分之一周期延时器，第二延时器为二分之一周期延时器。计数器电路包括第一与门电路、第二与门电路、D触发器D1、D触发器D2和D触发器D3；第一与门电路的输出端与D触发器D6的CLK端口相连接；第一与门电路的输入端分别与D触发器D1的Q端口、D触发器D2的Q端口和D触发器D3的Q端口；D触发器D1的QN端口与D触发器D2的CLK端口相连接；第一延时器的输出端分别连接D触发器D1的reset端口、D触发器D2的reset端口、D触发器的reset端口和D触发器D4的reset端口；D触发器D1的CLK端口与第二延时器的输出端相连接；D触发器D2的QN端口与D触发器D3的CLK相连接；D触发器D1的Q端口、D触发器D2的Q端口和D触发器D3的QN端口分别与第二与门电路的输入端相连接；第二与门电路的输出端与D触发器D4的CLK端口相连接。

该用于突发模式限幅放大器的信号鉴别装置的原理主要包括以下步骤：

S1、获取输入的前导码信号的脉冲个数，并获取目标频率对应的目标脉冲个数范围；

S2、判断获取的前导码信号的脉冲个数是否在目标脉冲个数范围内，若是则将该前导码信号作为目标信号，否则将其作为非目标信号，完成信号鉴别。

在具体实施过程中，D触发器D1、D触发器D2和D触发器D3均可以采用分频器，三个分频器级联构成异步计数器。D触发器D4可以采用判定寄存器，D触发器D6可以采用溢出寄存器，D触发器D5可以采用输出寄存器。

RST0为突发模式限幅放大器(LA)全局RESET信号，在上电或者LA的SD输出无效后进行重置，使得Q0、Q_ND对应的D触发器输出低；输入的前导码信号DIN与脉宽生成电路内D0的CLK端相连，作为脉宽生成电路的触发信号，DIN的第一个上升沿到来后，触发Q0输出脉宽为TA的脉冲信号，Q0N为Q0的反向输出，另外DIN通过延时器后得到DIN1，DIN1与计数器内D1的CLK端相连，DIN1作为计数器输入开始计数；计数器输出QP与判定寄存器D4的CLK端相连，D4的D端拉高，在第一个QP上升沿到来后Q4输出高，计数器另一输出QF与溢出寄存器D6的CLK端相连，D6输出Q6与Q0N相与，经过延时器得到RST1信号，RST1与计数器和D4的RESET端相连，在RST1为高时对计数器和D4进行重置；Q0N与溢出寄存器D6的RESET端相连，Q0N的上升沿对溢出信号进行清零；Q0N与输出寄存器D5的CLK端相连，Q0N的上升沿触发D5输出Q_ND等于Q4并锁存，使输出信号不会受计数器的重置与否所影响。

本信号鉴别装置在使用时，前导码信号(DIN信号)的第一个上升沿触发D触发器使Q0为高，Q0拉高经过RC定时器设定的延时后R0为高，反馈至D触发器D0的RESET端，对D触发器D0进行重置使得Q0为低，由此则得到一段脉宽为TA的脉冲信号如图2中Q0所示。

在TA时间内，对DIN信号的脉冲个数进行计数，图1中QP与QF输出高时对应的计数值KP与KF(KP为下限判定值，KF为上限判定值，KF>KP)可用以确定目标计数范围，其中QP输出高表示DIN频率达到目标频率的下限值，QF输出高表示DIN频率超过目标频率上限值，由此可决定ND放行的频率范围。

如图3所示的TA＝4.25T、DIN信号周期约等于目标频率对应周期T时的时序图，DIN信号经过T/2的延时后得到DIN1信号，作为计数器时钟，Q0N在DIN信号的第一个上升沿到来后变为低电平，延时T/4后得到RST1信号，RST1信号为低期间解除对计数器以及判定寄存器D4的重置状态。Q1、Q2、Q3分别为三位计数器低、中、高位输出，计数器值达到下限判定值KP(图3中KP＝3)后，QP输出高，判断寄存器输出跟随QP输出Q4变为高电平并且锁存，在TA结束后Q0N回到高电平，出发Q_ND信号等于Q4信号，ND输出有效，编码信号DIN的频率通过了ND的判定。RST1在Q0N输出高T/4后输出高，对计数器所有位以及判定寄存器进行重置清零。由于在RST1执行重置之前，计数值未达到上限判定值KF(图3中KF＝7)，故QF电平恒为低。

如图4所示TA＝4.25T、DIN信号周期大于目标频率对应周期T时的时序图，Q0、Q0N、RST1信号时序与图3一致，由于DIN信号周期较长，在TA结束RST1回到高电平之前，计数值未达到下限判定值KP，即在整个TA周期内Q3、Q2、Q1均小于011，故判定寄存器输出Q4恒为低，Q_ND在Q0N上升沿到来时输出保持低电平，信号DIN未通过ND判定。

如图5所示TA＝4.25T、DIN信号周期小于目标频率对应周期T时的时序图，Q0、Q0N信号时序与图3一致，由于信号DIN的周期较短，在TA时间范围内，计数值已达到上限判定值KF，即在计数器自动重置之前，已满足Q3、Q2、Q1均大于111，使得在Q0N上升沿到来之前QF信号已输出高电平并触发溢出寄存器输出Q6为高电平，Q6在Q0N上升沿到来之前保持高电平的锁定状态，在Q6的上升沿经过T/4延时后RST1信号变为高，并将计数器的所有位及判定寄存器清零，Q4从而变为低电平。最终TA时间结束，Q0N上升沿到来，触发Q_ND等于Q4的值，使得Q_ND维持低电平，信号DIN未通过ND的判定。

在具体实施过程中，频率下限的判定可结合图4的临界状态进行推导：

2TDIN+T/2<TA

其中TDIN为信号DIN的周期。

频率上限的判定可结合图5的临界状态进行推导：

6TDIN+T/2+T/4＞TA

进而得到ND鉴频范围：

将图3中的目标频率对应周期与TA＝4.25T带入ND鉴频范围公式可得：

即：该结果为KP＝3、KF＝7和TA＝4.25T固化后的结果，f为目标频率点对应周期。若KP、KF和TA未固化，则目标频率范围的表达式为：

或

以f＝5GHz为例，则T＝0.2ns，在频率判定较为严格的应用中，可设置KF＝15，KP＝12，TA＝2.7ns，则得到0.182ns<TDIN<0.236ns，频率判定范围为(4.24GHz，5.5GHz)。然而由于温度或工艺偏差等原因可能导致TA小幅度偏离设定值，则可适当放宽判定范围，以防止输入目标频率时ND判定失误。可设置KF＝17，KP＝10，TA＝2.5ns，则得到0.147ns<TDIN<0.267ns，频率判定范围为(3.75GHz，6.8GHz)。

综上所述，本实用新型采用在给定时间内对输入数据脉冲个数进行计数的方法实现对前导码的频率与系统噪声进行鉴别，在数个前导码的周期内即可完成频率识别，实现快速的系统SD响应。另外本实用新型对频率具有严格的判定机制，倍频或多倍频，高频噪声等信号都可以通过该ND进行过滤，仅对目标频率及其临近频率进行放行，防止系统对输入信号频率或噪声的误判。