一种应用于频率合成器的电荷泵的制作方法

本发明涉及一种应用于频率合成器的电荷泵，属于锁相环技术领域。

背景技术：

频率合成器是一种利用反馈控制原理实现频率及相位同步的技术，一般有五个组成部分，鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及分频器，其中电荷泵作为频率合成器的重要组成部分，是模拟集成电路研究的热门课题。图2所示传统的电荷泵的性能受到电流失配、电荷共享和时钟馈通等非理想因素的影响，而其中电荷泵的电流失配会导致频率合成器的输出产生杂散，从而制约频率合成器的噪声特性，因此设计高线性度的电荷泵，减小由于输出电压变化引起的上下电流源的不匹配，是减少输出杂散的关键因素之一。

电荷泵就是实际上就是一个开关电流源，来自鉴频鉴相器的开关信号控制电荷泵给后级的环路滤波器充电或者放电，从而改变振荡器的控制电压，进而改变振荡器输出信号的频率，使得参考信号和频率合成器输出信号的频率和相位同步，进入锁定状态。漏端开关电荷泵通常采用图2结构，采用单个mos管构成的电流源，与单个pmos管开关或者nmos管开关串联，这种结构中，电荷泵输出节点阻抗较小，这意味着较小的输出电压变化就会产生较大的输出电流变化，导致失配较高。虽然可以通过将mos管级联来提高电流源的输出阻抗，但是，由于电源电压的限制和输出摆幅的要求，这种方法并不实用。另外，单个mos管作开关，不仅有阈值损失和较大的直流导通电阻，还会在输出端产生较严重的时钟馈通效应，使得输出电流出现波动。mos管开关由闭合变为导通，还会导致输出节点与电流源漏端产生电荷分配问题，造成输出电压改变，这就是电荷共享效应。

技术实现要素：

本发明所要解决的技术问题在于克服现有技术的不足，提供一种应用于频率合成器的电荷泵，解决电荷泵输出电压变化较大时，充放电电流变化过大引起的电流不匹配而使电荷泵线性度下降，导致频率合成器杂散性能变差的问题。

本发明具体采用以下技术方案解决上述技术问题：

一种应用于频率合成器的电荷泵，包括充放电电流支路和输出阻抗倍增电路；所述充放电电流支路由互补cmos开关、轨到轨输入输出放大器构成的单位负反馈环路、电流源构成，用于对输出节点进行充放电并消除时钟馈通效应和电荷共享效应；所述输出阻抗倍增电路由折叠式共源共栅结构构成，用于提高电荷泵输出阻抗。

进一步地，作为本发明的一种优选技术方案：所述充放电电流支路包括第一轨到轨输入输出放大器、第六nmos管、第九nmos管、第十二nmos管、第十三nmos管、第十四nmos管、第十五nmos管、第五pmos管、第八pmos管、第十一pmos管、第十二pmos管、第十三pmos管、第十四pmos管；其中，将高电平信号up分别连接第十一pmos管、第十五nmos管的栅极，将低电平信号nup分别连接第十二pmos管、第十四nmos管的栅极，将高电平信号down分别连接第十三pmos管、第十三nmos管的栅极，将低电平信号ndown接第十四pmos管、第十二nmos管的栅极；所述第十一pmos管的源极和第十四nmos管的源极相连后连接至第八pmos管的漏极，且第十一pmos管的漏极和第十四nmos管的漏极相连后连接至第一轨到轨输入输出放大器的输出端；所述第十二pmos管的源极和第十五nmos管的源极相连后连接至第八pmos管的漏极，且第十二pmos管的漏极和第十五nmos管的漏极相连后连接至第一轨到轨输入输出放大器的正输入端；所述第十三pmos管的源极和第十二nmos管的源极相连后连接至第一轨到轨输入输出放大器的输出端，且第十三pmos管的漏极和第十二nmos管的漏极相连后连接至第九nmos管的漏极；所述第十四pmos管的源极和第十三nmos管的源极相连后连接至第一轨到轨输入输出放大器的正输入端，且第十四pmos管的漏极和第十三nmos管的漏极相连后连接至第九nmos管的漏极；所述第一轨到轨输入输出放大器的输出端连接其负输入端，并在第一轨到轨输入输出放大器的正输入端连接电荷泵的输出端out；所述第九nmos管的栅极连接输出阻抗倍增电路，及第九nmos管的源极连接第六nmos管的漏极；所述第六nmos管的栅极连接输出阻抗倍增电路，及第六nmos管的源极接地；所述第八pmos管的栅极连接输出阻抗倍增电路，及第八pmos管的源极连接第五pmos管的漏极；所述第五pmos管的栅极连接输出阻抗倍增电路，及第五pmos管的源极连接电源。

进一步地，作为本发明的一种优选技术方案：所述输出阻抗倍增电路包括参考电流源、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第七nmos管、第八nmos管、第十nmos管、第十一nmos管、第十六nmos管，及第一pmos管、第二pmos管、第三pmos管、第四pmos管、第六pmos管、第七pmos管、第九pmos管、第十pmos管、第十五pmos管；其中，所述参考电源连接第一nmos管的漏极，且第一nmos管的漏极与其栅极相连，以及第一至第五nmos管的栅极相连后，将第一至第五nmos管的源极接地；所述第七nmos管的源极接地及其栅极分别与第八nmos管的栅极、第十nmos管的栅极相连，且第七nmos管的漏极和第十nmos管的源极相连；所述第八nmos管的漏极和充放电电流支路相连，及其源极和第四nmos管的漏极相连；所述第十五pmos管的源极连接电源，及其漏极和第八nmos管的源极相连，且第十五pmos管的栅极和充放电电流支路相连；所述第十nmos管的栅极和其漏极相连，且第十nmos管的栅极与第十一nmos管的栅极相连；所述第十一nmos管的源极与第五nmos管的漏极相连，及第十一nmos管的漏极分别与第七pmos管的漏极、充放电电流支路相连；所述第一至第四pmos管的栅极相连且将其源极均连接电源，且第一pmos管的漏极和第十nmos管的漏极相连；所述第二pmos管的漏极分别与其栅极、第三nmos管的漏极相连；所述第三pmos管的漏极和第十nmos管的漏极相连，且第四pmos管的漏极分别与第七pmos管的源极、第十六nmos管的漏极相连；所述第六pmos管的源极连接电源，且第六pmos管的漏极与第九pmos管的源极相连，且第六pmos管的栅极分别与第七pmos管的栅极、第九pmos管的栅极相连；所述第七pmos管的漏极与第十一nmos管的漏极相连，且第十一nmos管的源极连接第五nmos管的漏极；所述第九pmos管的栅极分别与其漏极、第十pmos管的栅极相连，且第九pmos管的漏极与第二nmos管的漏极相接；所述第十pmos管的源极与第三nmos管的漏极相连，且第十pmos管的漏极与第八nmos管的漏极相连。

本发明采用上述技术方案，能产生如下技术效果：

本发明的应用于频率合成器的电荷泵，包括充放电电流支路、输出阻抗倍增电路，相比现有技术，具有以下效果：

1.本发明利用折叠式共源共栅结构构成输出阻抗倍增电路2代替多层mos管级联，提高电荷泵的输出阻抗，减小了由于输出电压变化引起的上下电流源的不匹配，使得电荷泵输出电流的变化受输出电压的变化的影响减小，提高充放电电流的匹配程度，改善频率合成器的相位噪声。

2.本发明通过使用互补cmos开关、轨到轨输入输出级运放构成是单位负反馈环路，以及第六、第九nmos管构成充电电流源，第五、第八pmos管构成放电电流源，构成充放电电流支路来减小时钟馈通效应的影响，采用改进的漏端开关电荷泵结构对输出节点进行充放电，通过使用互补cmos开关代替普通的单管mos管开关来消除时钟馈通效应，使用轨到轨运放构成的单位增益放大器a1来消除电荷共享效应；可以有效抑制电流源漏极的寄生电容和输出节点电容上的电荷再分配，防止输出节点电位发生瞬态波动。

由上述可知：本发明适用于低电压下匹配特性良好的漏端开关电荷泵，该电荷泵提高了充放电电流的匹配程度，改善频率合成器的相位噪声，实现了在较低的电源电压下，通过提高电荷泵输出阻抗，解决了输出电压变化较大时，充放电电流变化过大引起的电流不匹配而使电荷泵线性度下降，导致频率合成器杂散性能变差的问题。

附图说明

图1为传统电荷泵的电路图。

图2为本发明应用于频率合成器的电荷泵的电路图。

图3为本发明电荷泵输出扫描特性曲线图。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

如图2所示，本发明设计了一种应用于频率合成器的电荷泵，包括充放电电流支路1和输出阻抗倍增电路2；其中，所述充放电电流支路1由互补cmos开关、轨到轨输入输出放大器构成的单位负反馈环路、电流源构成，其采用改进的漏端开关电荷泵结构对输出节点进行充放电，通过使用互补cmos开关代替普通的单管mos管开关来消除时钟馈通效应，使用轨到轨运放构成的单位增益放大器a1来消除电荷共享效应，减小时钟馈通效应的影响，抑制电流源漏极的寄生电容和输出节点电容上的电荷再分配，防止输出节点电位发生瞬态波动。所述输出阻抗倍增电路2由折叠式共源共栅结构构成，用于提高电荷泵输出阻抗，采用式共源共栅来提高电荷泵输出阻抗，减小了由于输出电压变化引起的上下电流源的不匹配，提高了电荷泵的线性度，减少了锁相环输出信号中的杂散。

具体地，如图2所示，所述充放电电流支路1包括第一轨到轨输入输出放大器a1、第六nmos管mn6、第九nmos管mn9、第十二nmos管mn12、第十三nmos管mn13、第十四nmos管mn14、第十五nmos管mn15、第五pmos管mp5、第八pmos管mp8、第十一pmos管mp11、第十二pmos管mp12、第十三pmos管mp13、第十四pmos管mp14；其中，将高电平信号up分别连接第十一pmos管mp11、第十五nmos管mn15的栅极，将低电平信号nup分别连接第十二pmos管mp12、第十四nmos管mn14的栅极，将高电平信号down分别连接第十三pmos管mp13、第十三nmos管mn13的栅极，将低电平信号ndown接第十四pmos管mp14、第十二nmos管mn12的栅极；所述第十一pmos管mp11的源极和第十四nmos管mn14的源极相连后连接至第八pmos管mp8的漏极，且第十一pmos管mp11的漏极和第十四nmos管mn14的漏极相连后连接至第一轨到轨输入输出放大器a1的输出端；所述第十二pmos管mp12的源极和第十五nmos管mn15的源极相连后连接至第八pmos管mp8的漏极，且第十二pmos管mp12的漏极和第十五nmos管mn15的漏极相连后连接至第一轨到轨输入输出放大器a1的正输入端；所述第十三pmos管mp13的源极和第十二nmos管mn12的源极相连后连接至第一轨到轨输入输出放大器a1的输出端，且第十三pmos管mp13的漏极和第十二nmos管mn12的漏极相连后连接至第九nmos管mn9的漏极；所述第十四pmos管mp14的源极和第十三nmos管mn13的源极相连后连接至第一轨到轨输入输出放大器a1的正输入端，且第十四pmos管的mp14漏极和第十三nmos管mn13的漏极相连后连接至第九nmos管mn9的漏极；所述第一轨到轨输入输出放大器a1的输出端连接其负输入端，并在第一轨到轨输入输出放大器a1的正输入端连接电荷泵的输出端out；所述第九nmos管mn9的栅极连接输出阻抗倍增电路中的第八nmos管mn8的漏极，及第九nmos管mn9的源极连接第六nmos管mn6的漏极；所述第六nmos管mn6的栅极连接输出阻抗倍增电路，及第六nmos管mn6的源极接地；所述第八pmos管的mp8栅极连接输出阻抗倍增电路中第十一nmos管nm11的漏极，及第八pmos管的mp8源极连接第五pmos管的漏极；所述第五pmos管mp5的栅极连接输出阻抗倍增电路中mp1、mp2、mp3、mp4的栅极，及第五pmos管mp5的源极连接电源。

具体地，如图2所示，所述输出阻抗倍增电路2包括参考电流源、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第七nmos管mn7、第八nmos管mn8、第十nmos管mn10、第十一nmos管mn11、第十六nmos管mn16，及第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第六pmos管mp6、第七pmos管mp7、第九pmos管mp9、第十pmos管mp10、第十五pmos管mp15；其中，所述参考电源连接第一nmos管mn1的漏极，且第一nmos管mn1的漏极与其栅极相连，以及第一至第五nmos管的栅极相连后还与第六nmos管mn6的栅极相连，然后将第一至第五nmos管的源极接地；所述第七nmos管mn7的源极接地及其栅极分别与第八nmos管mn8的栅极、第十nmos管mn10的栅极相连，且第七nmos管mn7的漏极和第十nmos管mn10的源极相连；所述第八nmos管mn8的漏极和充放电电流支路中第九nmos管mn9的栅极相连，及其源极和第四nmos管mn4的漏极相连；所述第十五pmos管mp15的源极连接电源，及其漏极和第八nmos管mn8的源极相连，且第十五pmos管mp15的栅极和充放电电流支路中第九nmos管mn9的源极相连；所述第十nmos管mn10的栅极和其漏极相连，且第十nmos管mn10的栅极与第十一nmos管的栅极相连；所述第十一nmos管mn11的源极与第五nmos管mn5的漏极相连，及第十一nmos管mn11的漏极分别与第七pmos管mp7的漏极、充放电电流支路中第八pmos管的mp8的栅极相连；所述第一至第四pmos管的栅极相连且将其源极均连接电源，且第一pmos管mp1的漏极和第十nmos管mn10的漏极相连；所述第二pmos管mp2的漏极分别与其栅极、第三nmos管mn3的漏极相连；所述第三pmos管mp3的漏极和第十nmos管mn10的漏极相连，且第四pmos管mp4的漏极分别与第七pmos管mp7的源极、第十六nmos管mn16的漏极相连；所述第六pmos管mp6的源极连接电源，且第六pmos管mp6的漏极与第九pmos管mp9的源极相连，且第六pmos管mp6的栅极分别与第七pmos管mp7的栅极、第九pmos管mp9的栅极相连；所述第七pmos管mp7的漏极与第十一nmos管mn11的漏极相连，且第十一nmos管mn11的源极连接第五nmos管mn5的漏极；所述第九pmos管mp9的栅极分别与其漏极、第十pmos管mp10的栅极相连，且第九pmos管mp9的漏极与第二nmos管mn2的漏极相接；所述第十pmos管mp10的源极与第三nmos管mn3的漏极相连，且第十pmos管mp10的漏极与第八nmos管mn8的漏极相连。

本发明应用于频率合成器的漏端开关电荷泵，利用折叠式共源共栅结构构成输出阻抗倍增电路2代替多层mos管级联，提高电荷泵的输出阻抗，从第九nmos管mn9漏极可知其输出阻抗rout为：

rout＝gm9{[gm8ro8(ro4||ro15)]||(gm10ro10ro3)}

其中，gm8，gm9，gm10分别表示第八、九、十nmos管的跨导，ro3，ro4，ro8，ro10，ro15分别表示第三、四、八、十、十五nmos管的输出阻抗。

从第八pmos管mp8可知其输出阻抗与之近似相等，都相当于四层共源共栅结构的输出阻抗。由于电荷泵输出阻抗的增加，使得电荷泵输出电流的变化受输出电压的变化的影响减小，提高充放电电流的匹配程度，改善频率合成器的相位噪声。

为了抑制时钟馈通效应的影响，本发明引入互补cmos开关，如图1中第十一pmos管mp11和第十四nmos管mn14，第十二pmos管mp12和第十五nmos管mn15，第十三pmos管mp13和第十二nmos管mn12，第十四pmos管mp14和第十三nmos管mn13。互补开关的栅极接反相开关信号，由于时钟馈通向漏端注入或者抽取电流时，与其并联的管子会向输出节点抽取或者注入电流，这样可以很好的抑制时钟馈通效应，较小输出电流幅度中的毛刺。

通过第六nmos管mn6、第九nmos管mn9构成充电电流源，第五pmos管mp5、第八pmos管mp8构成放电电流源，并通过使用轨到轨输入输出级运放构成的单位负反馈环路，构成充放电电流支路1来抑制电流源漏极的寄生电容和输出节点电容上的电荷再分配，从而防止电荷共享使输出节点电位发生瞬态波动。

由上述可知，本发明的电荷泵，在频率综合器中工作时，通过将前级鉴频鉴相器的相位差转化为电流信号给后级的环路滤波器充放电，从而形成压控振荡器的控制电压，经过反馈环路，得到稳定的输出频率。利用折叠式共源共栅结构构成输出阻抗倍增电路2代替多层mos管级联，提高电荷泵的输出阻抗，从第九nmos管漏极看进去的输出阻抗与从第八pmos管的输出阻抗近似相等，都相当于四层共源共栅结构的输出阻抗。由于电荷泵输出阻抗的增加，使得电荷泵输出电流的变化受输出电压的变化的影响减小，提高充放电电流的匹配程度，改善频率合成器的相位噪声。保持开关处于常开状态，通过在电荷泵输出端接电压源，并设置电压变量，对该电压进行直流扫描，选取测试节点：pmos电流源漏端、nmos电流源漏端和输出节点，可以得到图3电流电压特性曲线，从仿真曲线中可以看到，pmos电流源和nmos电流源电流近似相等，输出电流接近零，这意味着，在0到vdd的扫描范围里面，电流源匹配度较高。

综上，本发明适用于低电压下匹配特性良好的漏端开关电荷泵，该电荷泵提高了充放电电流的匹配程度，改善频率合成器的相位噪声；实现了在较低的电源电压下，通过提高电荷泵输出阻抗，解决了输出电压变化较大时，充放电电流变化过大引起的电流不匹配而使电荷泵线性度下降，导致频率合成器杂散性能变差的问题。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。