宽带功率晶体管装置和放大器及其制造方法与流程

本文所描述的主题的实施例总体上涉及射频(rf)放大器，并且更具体地说，涉及宽带功率晶体管装置和放大器以及制造这种装置和放大器的方法。

背景技术：

无线通信系统采用功率放大器来增大射频(rf)信号的功率。例如，在蜂窝基站中，在将放大的信号提供给天线以通过空中接口辐射之前，多尔蒂(doherty)功率放大器可以形成传输链中的最后放大级的一部分。功率附加效率的高增益、高线性度、稳定性和高水平是这种无线通信系统中所期望的功率放大器的特性。

在功率放大器装置设计领域，实现并发多频带、宽带放大变得越来越令人期待。例如，为了在多尔蒂功率放大器电路中成功地设计用于并发多频带、宽带操作的宽带功率放大器装置，期望能够实现良好的宽带基本匹配(例如，超过20％的分数带宽)以适当地处理谐波频率交互并且实现宽视频带宽。然而，实现这些目标给功率放大器装置设计者不断地带来挑战。

技术实现要素：

根据本发明的第一方面，提供一种具有第一放大路径的射频(rf)放大器，包括：

晶体管管芯，所述晶体管管芯具有晶体管和晶体管输出端，其中所述晶体管具有低于每瓦特0.2皮法的漏极-源极电容；以及

阻抗匹配电路，所述阻抗匹配电路耦合于所述晶体管输出端与所述第一放大路径的输出之间，其中所述阻抗匹配电路包括：

谐波终止电路，所述谐波终止电路包括串联连接于所述晶体管输出端与接地参考节点之间的第一电感元件和第一电容，其中来自串联的所述第一电感元件和所述第一电容的组合的等效电容使所述漏极-源极电容有效地增加至少10％，所述第一电感元件包括第一多个键合线，并且所述谐波终止电路在所述rf放大器的操作基频的谐波频率下谐振，以及

第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输出端与所述接地参考节点之间，其中所述第二电感元件包括第二多个键合线，并且其中所述第二多个键合线和所述第二电容直接连接。

在一个或多个实施例中，所述晶体管是氮化镓晶体管。

在一个或多个实施例中，所述第一电容器和所述第二电容器是金属-绝缘体-金属电容器。

在一个或多个实施例中，在所述谐波终止电路中，所述第一电感元件直接连接到所述第一电容。

在一个或多个实施例中，所述谐波终止电路在所述操作基频的第二谐波频率下谐振。

在一个或多个实施例中，第一电容值在1皮法到100皮法的范围内；

所述第二电容器具有在30皮法到500皮法范围内的第二电容值；

所述第一电感元件具有在20皮亨到1毫微亨范围内的电感值；并且

所述第二电感元件具有在100皮亨到3毫微亨范围内的电感值。

在一个或多个实施例中，所述rf放大器进一步包括：

视频带宽电路，所述视频带宽电路耦合到所述第二电感元件与所述第二电容之间的连接节点，其中所述视频带宽电路包括多个部件，其中所述多个部件包括串联耦合于所述连接节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。

在一个或多个实施例中，所述视频带宽电路进一步包括旁路电容器，所述旁路电容器跨所述视频带宽电路的所述多个部件中的一个或多个并联耦合。

在一个或多个实施例中，所述旁路电容器跨所述包络电感器并联耦合，并且其中所述包络电感器和所述旁路电容器形成接近所述rf放大器的中心操作频率的并联谐振电路。

在一个或多个实施例中，所述rf放大器进一步包括：

第二放大路径；

功率分配器，所述功率分配器具有被配置成接收rf信号的输入、耦合到所述第一放大路径的输入的第一输出以及耦合到所述第二放大路径的输入的第二输出，其中所述功率分配器被配置成将所述rf信号分成通过所述第一输出向所述第一放大路径提供的第一rf信号并且分成通过所述第二输出向所述第二放大路径提供的第二rf信号；以及

组合节点，所述组合节点被配置成接收和组合由所述第一放大路径和所述第二放大路径产生的经放大rf信号。

在一个或多个实施例中，所述rf放大器是多尔蒂(doherty)功率放大器。

根据本发明的第二方面，提供一种封装射频(rf)放大器装置，包括：

装置衬底；

第一输入引线，所述第一输入引线耦合到所述装置衬底；

第一输出引线，所述第一输出引线耦合到所述装置衬底；

第一晶体管管芯，所述第一晶体管管芯耦合到所述装置衬底，其中所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端，并且其中所述第一晶体管具有低于每瓦特0.2皮法的漏极-源极电容；

第一集成无源装置，所述第一集成无源装置耦合到所述装置衬底；以及

阻抗匹配电路，所述阻抗匹配电路耦合于所述晶体管输出端与所述第一输出引线之间，其中所述阻抗匹配电路包括：

谐波终止电路，所述谐波终止电路包括第一电感元件和第一电容，所述第一电感元件和所述第一电容串联连接于所述晶体管输出端与接地参考节点之间，其中来自串联的所述第一电感元件和所述第一电容的组合的等效电容使所述漏极-源极电容有效地增加至少10％，所述第一电感元件包括连接于所述第一晶体管管芯与所述第一集成无源装置之间的第一多个键合线，并且所述谐波终止电路在所述rf放大器装置的操作基频的谐波频率下谐振，以及

第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输出端与所述接地参考节点之间，其中所述第二电感元件包括第二多个键合线，并且其中所述第二多个键合线和所述第二电容直接连接。

在一个或多个实施例中，所述第二电容与所述第一集成无源装置一体形成。

在一个或多个实施例中，所述第一电容器和所述第二电容器是金属-绝缘体-金属电容器。

在一个或多个实施例中，所述晶体管是氮化镓晶体管。

在一个或多个实施例中，所述谐波终止电路在所述操作基频的第二谐波频率下谐振。

在一个或多个实施例中，第一电容值在1皮法到100皮法的范围内；

所述第二电容器具有在30皮法到500皮法范围内的第二电容值；

所述第一电感元件具有在20皮亨到1毫微亨范围内的电感值；并且

所述第二电感元件具有在100皮亨到3毫微亨范围内的电感值。

在一个或多个实施例中，所述封装rf放大器装置进一步包括：

视频带宽电路，所述视频带宽电路耦合到所述第二电感元件与所述第二电容之间的连接节点，其中所述视频带宽电路包括多个部件，其中所述多个部件包括串联耦合于所述连接节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。

在一个或多个实施例中，所述视频带宽电路进一步包括旁路电容器，所述旁路电容器跨所述视频带宽电路的所述多个部件中的一个或多个并联耦合。

在一个或多个实施例中，所述封装rf放大器装置进一步包括：

第二输入引线，所述第二输入引线耦合到所述装置衬底；

第二输出引线，所述第二输出引线耦合到所述装置衬底；

第二晶体管管芯，所述第二晶体管管芯耦合到所述装置衬底，其中所述第二晶体管管芯包括耦合于所述第二输入引线与所述第二输出引线之间的第二晶体管；以及

第二集成无源装置，所述第二集成无源装置在所述第二晶体管管芯与所述第二输出之间耦合到所述装置衬底。

根据本发明的第三方面，提供一种制造射频(rf)放大器装置的方法，所述方法包括以下步骤：

将输入引线耦合到装置衬底；

将输出引线耦合到所述装置衬底；

在所述输入引线与所述输出引线之间将晶体管管芯耦合到所述装置衬底，其中所述晶体管管芯包括晶体管和晶体管输出端，并且其中所述晶体管具有低于每瓦特0.2皮法的漏极-源极电容；

在所述晶体管管芯与所述输出引线之间将集成无源装置耦合到所述装置衬底，其中所述集成无源装置包括第一电容和第二电容，其中所述第一电容包括与所述集成无源装置一体形成的一个或多个第一电容器，并且所述第二电容也与所述集成无源装置一体形成；

通过在所述晶体管输出端与所述第一电容之间连接呈第一多个键合线形式的第一电感元件形成谐波终止电路，其中来自串联的所述第一电感元件和所述第一电容的组合的等效电容使所述漏极-源极电容有效地增加至少10％，并且所述谐波终止电路在所述rf放大器装置的操作基频的谐波频率下谐振；以及

通过在所述晶体管输出端与所述第二电容之间连接呈第二多个键合线形式的第二电感元件形成阻抗匹配电路的一部分，其中所述第二多个键合线和所述第二电容直接连接。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

当结合以下附图考虑时，可以通过参考具体实施方式和权利要求得出对主题的更全面的理解，其中贯穿附图，相似的附图标记指代类似的元件。

图1是根据示例实施例的功率放大器电路的示意性电路图；

图2a到图2f示出了视频带宽电路的各个示例实施例；

图3是根据示例实施例的多尔蒂功率放大器的简化示意图；

图4是根据示例实施例的包括两个平行的放大路径的封装rf功率放大器装置的顶视图；

图5是根据示例实施例的包括功率晶体管的一部分和输出阻抗匹配电路的封装rf功率放大器装置的一部分的顶视图；

图6是图5的沿线6-6的根据示例实施例的rf功率放大器装置的一部分的横截面侧视图；

图7是根据另一个示例实施例的包括功率晶体管的一部分和输出阻抗匹配电路的封装rf功率放大器装置的一部分的顶视图；并且

图8是根据示例实施例的用于制造封装rf功率放大器装置的方法的流程图，所述封装rf功率放大器装置包括输出阻抗匹配电路的实施例。

具体实施方式

在用于蜂窝基站和其它应用的高功率射频(rf)功率放大领域，使用硅基装置(例如，具有输出匹配网络的横向扩散金属氧化物半导体(ldmos)功率晶体管装置)成功实现了宽带功率放大。然而，当与氮化镓(gan)基功率放大器装置的效率和功率密度相比时，这种硅基装置表现出相对低的效率和功率密度。因此，gan基功率放大器装置已经越来越多地考虑用于高功率宽带应用。然而，使用gan技术实现宽带功率放大(例如，超过20％的分数带宽)存在挑战。

例如，当与硅基ldmos晶体管相比时，gan基晶体管的漏极-源极电容cds在每个rf输出峰值功率的基础上相对低。例如，尽管ldmos晶体管可以具有大于每瓦特约0.4皮法(pf/w)的漏极-源极电容，但是gan基晶体管可以具有小于约0.2pf/w的漏极-源极电容。如果在常规装置中使用gan基晶体管，则晶体管输出与输出阻抗匹配电路内的并联电容器之间的相对高的电感(本文被称为“d2”电感)将需要提供足够的输出阻抗匹配。在常规装置中，例如使用包括晶体管的晶体管管芯与如集成螺旋电感器等另外一个串联电感之间的一组键合线(例如，印刷线圈)的串联组合，可以实现这种相对高的d2电感。例如，这种集成螺旋电感器可以使用晶体管管芯中或输出电路中铜基集成螺旋电感器来实施。不幸的是，这种集成电感器可能具有相对低的q，这可能导致装置的效率显著下降(例如，在2千兆赫(ghz)下效率下降约3％)。

二次谐波终止还在使用gan基晶体管的功率放大器设计的整体性能中起重要作用。在没有电流源平面处的二次谐波阻抗的信息的情况下，难以调谐功率放大器以实现具有良好性能的相对高的分数带宽。此外，对于宽带应用，二次谐波终止可以在大带宽上显著变化，这进一步增大了电路调谐的难度。

为了克服使用gan基装置设计宽带功率放大器的这些和其它挑战，在各个实施例中，在晶体管输出与输出阻抗匹配电路内的并联电容器之间提供的d2电感显著减小，其中包括在装置的输出处的谐波终止电路。除了促进d2电感减小之外，谐波终止电路系统实施例可以用于在相对低阻抗(例如，接近短路)下在宽(例如，20％以上)分数带宽上控制二次谐波阻抗。这对实现宽带应用的相对高效率可能是有用的。本发明主题的一些特定实施例包括输出谐波终止电路系统，所述电路系统包括集成电容(例如，金属-绝缘体-金属(mim)电容器)和串联耦合于晶体管输出与接地参考之间的电感(例如，呈键合线阵列的形式)。

在装置的实施例的操作期间，谐波终止电路基本上相当于在装置的操作基频下的电容器，其中电容值大致相当于谐波终止电路的串联耦合的电感和电容(例如，图1的电感器172和电容器174)的有效电容。由于来自串联耦合的电感和电容的组合的这种等效并联电容与晶体管输出与接地参考之间的漏极-源极电容并联耦合，谐波终止电路中的等效并联电容有效地增大了晶体管的漏极-源极电容。在一些实施例中，来自谐波终止电路中的电感和电容的串联耦合组合的等效并联电容具有电容值，所述电容值使与其连接的晶体管的漏极-源极电容有效地增大至少10％(例如，10％与约50％之间或更多)。

当与常规的电路相比时，由于漏极-源极电容的这种有效增大，输出阻抗匹配电路内的晶体管输出与并联电容器之间的d2电感可能减小。因此，虽然常规电路可能需要另外一个电感器来提供如上文所讨论的比由连接于晶体管管芯与输出阻抗匹配电路内的并联电感器之间的键合线提供的电感大的d2电感，但是这种另外电感不包括在本文所讨论的装置实施例内的输出阻抗匹配电路中。相反，在本文所讨论的装置实施例中，输出阻抗匹配电路的键合线可以直接连接(如下文所限定的)到输出阻抗匹配电路的并联电容。

另外，谐波终止电路系统实施例可以用于在相对低阻抗(例如，接近短路)下在宽(例如，20％以上)分数带宽上控制二次谐波阻抗。这对实现宽带应用的相对高效率可能是有用的。

图1是rf功率放大器电路100的示意图。在实施例中，电路100包括输入102(例如，第一导电封装体引线)、输入阻抗匹配电路110、晶体管130、输出阻抗匹配电路150(其包括谐波终止电路170)、视频带宽电路160和输出引线104(例如，第二导电封装体引线)。输入102和输出104中的每一个可以更一般地被称为“rf输入/输出(i/o)”。

输入阻抗匹配电路110可以被称为“输入电路”。类似地，输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路160可以统称为“输出电路”。虽然晶体管130以及输入阻抗匹配电路110和输出阻抗匹配电路150、视频带宽电路160和谐波终止电路170的各个元件被示出为单数部件，但是描绘目的仅是为了便于解释。基于本文中的描述，本领域技术人员将理解晶体管130和/或输入阻抗匹配电路110、输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路160的某些元件各自可以实施为多个部件(例如，彼此并联或串联连接)。另外，实施例可以包括单路径装置(例如，包括单个输入引线、输出引线、晶体管等)、双路径装置(例如，包括两个输入引线、输出引线、晶体管等)和/或多路径装置(例如，包括两个或更多个输入引线、输出引线、晶体管等)。另外，输入/输出引线的数量可以不与晶体管的数量相同(例如，对于给定的一组输入/输出引线，可能存在并行操作的多个晶体管)。因此下面对晶体管130以及输入阻抗匹配电路110、输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路160的各个元件的描述并不旨在将本发明主题的范围仅限于所示实施例。

输入102和输出104各自可以包括导体，所述导体被配置成使电路100能够与外部电路系统(未示出)电耦合。更具体地说，输入102和输出104在物理上定位成跨越装置的封装体的外部与内部之间。输入阻抗匹配电路110电耦合于输入102与晶体管130的第一端(例如，栅极)之间，所述第一端也位于装置的内部。类似地，输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路160电耦合于晶体管130的第二端(例如，漏极)与输出104之间。

根据实施例，晶体管130是电路100的主要有源部件。晶体管130包括控制端和两个电流传导端，其中电流传导端通过可变导电性沟道在空间上分离和电分离。例如，晶体管130可以是场效应晶体管(fet)，所述fet包括栅极(控制端)、漏极(第一电流传导端)和源极(第二电流传导端)。根据实施例并且使用通常以非限制性方式应用于fet的命名法，晶体管130的栅极耦合到输入阻抗匹配电路110，晶体管130的漏极耦合到输出阻抗匹配电路150(包括谐波终止电路170)，并且视频带宽电路160以及晶体管130的源极耦合到接地(或另一个电压参考)。通过改变提供给晶体管130的栅极的控制信号，可以调制晶体管130的电流传导端之间的电流。

根据各个实施例，晶体管130是iii-v场效应晶体管(例如，高电子迁移率晶体管(hemt))，当与硅基fet(例如，ldmosfet)相比时，所述iii-v场效应晶体管具有相对低的漏极-源极电容cds。在图1中，晶体管130的漏极-源极电容由晶体管130的漏极与晶体管输出端128(例如，图5中对应于晶体管输出端528)之间的电容器131表示。更具体地说，电容器131不是物理部件，而对晶体管130的漏极-源极电容进行建模。根据实施例，晶体管130可以具有小于约0.2pf/w的漏极-源极电容。另外，在一些实施例中，晶体管130可以是ganfet，虽然在其它实施例中，晶体管130可以是另一种类型的iii-v晶体管(例如，砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、或锑化铟(insb))或另一种类型的具有相对低的漏极-源极电容的晶体管。

输入阻抗匹配电路110耦合于输入102与晶体管130的控制端(例如，栅极)之间。输入阻抗匹配电路110被配置成将电路100的阻抗升高到更高(例如，中间或更高)的阻抗水平(例如，在约2欧姆到约10欧姆的范围内或更高)。这是有利的，因为它允许来自驱动器级的印刷电路板级(pcb级)匹配接口具有可以在具有最小的损耗和变化(例如，“用户友好的”匹配接口)的大批量制造中实现的阻抗。

根据实施例，输入阻抗匹配电路110包括两个电感元件112、116(例如，两组键合线)和并联电容114。第一电感元件112(例如，第一组键合线)耦合于输入102与电容器114的第一端之间，并且第二电感元件116(例如，第二组键合线)耦合于电容器114的第一端与晶体管130的控制端之间。电容器114的第二端耦合到接地(或另一个电压参考)。电感元件112、116和并联电容114的组合用作低通滤波器。根据实施例，电感元件112、116的串联组合可以具有在约50皮亨(ph)到约3毫微亨(nh)之间的范围内的电感值，并且并联电容114可以具有在约5皮法(pf)到约120pf之间的范围内的电容值。

如稍后将结合图4更详细地描述的，rf放大器装置的各个实施例可以包括至少一个输入侧集成无源装置(ipd)组合件(例如，图4中的ipd组合件418、419)，所述ipd组合件包括输入电路110的部分。更具体地说，每个ipd组合件可以包括具有一个或多个集成无源部件的半导体衬底。在特定实施例中，每个输入侧ipd组合件可以包括并联电容114。在其它实施例中，输入阻抗匹配电路110的这些部分中的一些或全部可以作为不同/离散部件或者作为其它类型的组合件(例如，集成无源装置(ipd)、低温共烧制陶瓷(ltcc)装置、小型pcb组合件等)的部分来实施。在仍其它实施例中，输入阻抗匹配电路110的这些部分中的一些或全部可以耦合到和/或集成在包括晶体管130的半导体管芯内。以下对包括ipd组合件的实施例的详细描述不应被视为限制本发明的主题，并且术语“无源装置衬底”或“ipd衬底”意指包括无源装置的任何类型的结构，包括ipd、ltcc装置、晶体管管芯、pcb组合件等。

在电路100的输出侧上，谐波终止电路170耦合于晶体管130的第一电流传导端128(例如，漏极)与接地(或另一电压参考)之间。谐波终止电路170包括串联耦合于晶体管130的第一电流传导端128与接地(或另一电压参考)之间的电感元件172和电容174，并且元件的这种串联组合用作在谐波频率(例如，电路100的操作基频的二次谐波)下用于信号能量的到接地的低阻抗路径。根据实施例，电感元件172可以具有在约20ph到约1nh之间的范围内的电感值，并且电容174可以具有在约1pf到约100pf之间的范围内的电容值，尽管这些部件也可以具有这些范围之外的值。例如，在2.0ghz的操作基频(其具有在4.0ghz下的二次谐波)下，电感元件172可以具有约140ph的电感值并且电容174可以具有约11pf的电容值。如稍后将解释的，用于实现在二次谐波频率下用于信号能量的到接地的低阻抗路径的期望电感值和/或电容值可能受到用于实施电感器132、134和172的键合线之间的互耦合的影响。

输出阻抗匹配电路150耦合于晶体管130的第一电流传导端(例如，漏极)与输出104之间。输出阻抗匹配电路150被配置成使电路100的输出阻抗与可以耦合到输出104的外部电路或部件(未示出)的输入阻抗相匹配。根据实施例，输出阻抗匹配电路150包括两个电感元件132、134和并联电容142。第一电感元件132(例如，第三组键合线)耦合于晶体管130的第一电流传导端128(例如，漏极)与输出104之间。在实施例中，第二电感元件134(例如，对应于d2电感的第四组键合线)耦合于晶体管130的第一电流传导端与节点148之间，所述节点148对应于rf低阻抗点节点。在实施例中，并联电容142的第二端耦合到接地(或另一电压参考)。

并联电感元件134和并联电容142串联耦合于晶体管130的电流传导端与接地之间，并且阻抗匹配元件的这种组合用作第一(高通)匹配级。因此，并联电感元件134和并联电容142的组合在本文中可以被称为高通匹配电路143。根据实施例，并联电感元件134可以具有在约100ph到约3nh之间的范围内的电感值，并且并联电容142可以具有在约30pf到约500pf之间的范围内的电容值，尽管这些部件也可以具有这些范围之外的值。

尽管未在图1中示出，但是输出阻抗匹配电路150还可以包括第二并联电路，所述第二并联电路包括另外一个并联电感器(例如，具有在约50ph到约1nh范围内的电感值的另外键合线)和串联耦合于晶体管130的漏极与接地之间的另外一个并联电容器(例如，具有在约1pf到约50pf之间的范围内的电容值)。阻抗匹配元件的这种另外组合可以作为第二(低通)匹配级。

再次参考第一(高通)匹配级，rf低阻抗点148存在于并联电感元件134与并联电容142之间的节点处。如前所讨论的，rf低阻抗点148表示用于rf信号的电路中的低阻抗点。根据实施例，视频带宽(vbw)电路160耦合于rf低阻抗点148与接地参考节点之间。视频带宽电路160可以用于通过呈现包络频率下的低阻抗和/或rf频率下的高阻抗来改善由输入阻抗匹配电路110或输出阻抗匹配电路150与偏置馈电(未示出)之间的相互作用引起的电路100的低频谐振(lfr)。从rf匹配角度来看，视频带宽电路160基本上可以被认为是“不可见的”，因为它主要影响包络频率下的阻抗(即，视频带宽电路160提供电路100的包络频率的终止)。在各个实施例中，视频带宽电路160可以具有多种不同电路配置中的任一种。

例如，图2a到图2f示出了视频带宽电路(例如，图1中的视频带宽电路160)的六个示例实施例。在图2a-到2f的每一个中，视频带宽电路200、201、202、203、204、205耦合于连接节点248(例如，图1中的rf低阻抗点148)与接地(或另一电压参考)之间。另外，每个视频带宽电路200-205包括串联耦合于连接节点248与接地之间的包络电感262lenv、包络电阻器264renv和包络电容器266cenv。在图2a到图2e的每一个中，包络电感262的第一端耦合到节点248，并且包络电感262的第二端耦合到节点280。包络电阻器264的第一端耦合到节点280，并且包络电阻器264的第二端耦合到节点282。包络电容器266的第一端耦合到节点282，并且包络电容器266的第二端耦合到接地(或另一电压参考)。虽然在图2a到图2e中节点248与接地参考节点之间的一系列部件的顺序是包络电感262、包络电阻器264和包络电容器266，但是在其它实施例中，串联电路中的部件的顺序可以是不同的。例如，在图2f中，包络电阻器264耦合于节点248与节点284之间，包络电感262耦合于节点284与节点286之间，并且包络电容器266耦合于节点286与接地(或另一电压参考)之间。

参考图2a到图2f并且根据实施例，包络电感262可以实施为集成电感(例如，图5到图7中的电感562)作为离散电感器和/或实施为将连接节点248耦合到包络电阻器264(例如，通过节点280)的一组键合线。例如，包络电感262可以整体形成为集成无源装置(ipd)(如图4到图7中的ipd480、481)的一部分。例如，包络电感262可以具有在约5ph到约2000ph之间的范围内的电感值。期望地，包络电感262具有小于约500ph的电感值(例如，在实施例中，低至50ph或可能甚至更低)。在其它实施例中，包络电感262的值可以低于或高于上文给定的范围。

在实施例中，包络电阻器264可以实施为集成电阻器(例如，图5到图7中的电阻器564)或者在另一个实施例中实施为离散电阻器。例如，包络电阻器264可以整体形成为ipd(如图4到图7中的ipd480、481)的一部分。在实施例中，包络电阻器264可以具有在约0.1欧姆到约5.0欧姆之间的范围内的电阻值，尽管包络电阻器264也可以具有在此范围之外的电阻值。

在实施例中，包络电容器266可以实施为集成电容器(例如，图5到图7中的电容器566)或者在另一个实施例中实施为离散电容器(例如，“芯片电容器”)。例如，包络电容器266可以整体形成为ipd(如图4到图7中的ipd480、481)的一部分。在实施例中，包络电容器266可以具有在约1纳法(nf)到约1微法(μf)之间的范围内的电容值，尽管包络电容器266也可以具有在此范围之外的电容值。

图2a中所示的视频带宽电路200的第一实施例包括包络电感262、包络电阻器264和包络电容器266的简单串联组合。相反地，在图2b到图2f的实施例中，视频带宽电路201-205可以包括一个或多个“旁路”或“并联”电容器268、270、272、274、276、278cpara，所述电容器与包络电感262和/或包络电阻器264并联耦合。在一些实施例中，旁路电容器268、270、272、274、276、278中的每一个可以实施为离散电容器(例如，图4到图7中的电容器578)或者在其它实施例中实施为集成电容器。在这些实施例的每一个中，旁路电容器268、270、272、274、276、278可以具有在约3.0pf到约1300pf之间的范围内的电容值。在其它实施例中，旁路电容器268、270、272、274、276、278中的任一个的值可以低于或高于上文给定的范围。

在图2b的视频带宽电路201中，旁路电容器268cpara与包络电感262并联耦合。更具体地说，包络电感262和旁路电容器268的第一端耦合到节点248，并且包络电感262和旁路电容器268的第二端耦合到节点280。

在图2c的视频带宽电路202中，旁路电容器270cpara与包络电阻器364并联耦合。更具体地说，包络电阻器264和旁路电容器270的第一端耦合到节点280，并且包络电阻器264和旁路电容器270的第二端耦合到节点282。

在图2d的视频带宽电路203中，旁路电容器272cpara与包络电感262和包络电阻器264并联耦合。更具体地说，旁路电容器272跨节点248和282耦合。

在图2e的视频带宽电路204中，第一旁路电容器274cpara1与包络电感262并联耦合，并且第二旁路电容器276cpara2与包络电阻器264并联耦合。更具体地说，包络电感262和第一旁路电容器274的第一端耦合到节点248，并且包络电感5262和第一旁路电容器274的第二端耦合到节点280。另外，包络电阻器264和第二旁路电容器276的第一端耦合到节点280，并且包络电阻器264和第二旁路电容器276的第二端耦合到节点282。

参考图2b、图2e和图2f的视频带宽电路201、204和205，并联耦合的电感262和电容器268、274或278在接近装置或电路(例如，电路100)的中心操作频率的频率下形成并联谐振电路，电路201、204或205并入所述装置或电路内。如本文所使用的并且根据实施例，术语“接近中心操作频率”意指“在中心操作频率的20％内”。因此，例如，当装置具有2.0千兆赫(ghz)的中心操作频率时，“接近中心操作频率”的频率对应于落在1.8ghz到2.2ghz范围内的频率。虽然2.0ghz给定为示例中心操作频率，但是装置也可以具有与2.0ghz不同的中心操作频率。在替代性实施例中，术语“接近中心操作频率”可以意指“在中心操作频率的10％内”或“在中心操作频率的5％内”。

由于lenv//cpara在接近装置中心操作频率的频率下形成并联谐振电路，因此并联谐振电路lenv//cpara基本上表现为这种频率的开路。因此，可能存在于与电路201、204或205耦合的节点248处的中心操作频率附近的rf能量将被并联谐振电路lenv//cpara偏转。即使对电感262使用相对低的电感值，也可以提供这种偏转。由于这些原因，电路201、204和205可以通过呈现包络频率下的低阻抗和rf频率下的高阻抗来显著改善并入其中的装置或电路(例如，电路100)的lfr。

在图2c、图2d和图2e的视频带宽电路202、203、204的实施例的每一个中，旁路电容器270、272或276与包络电阻器264并联耦合。因为电容器270、272或276可以用于在包络电阻器264周围路由rf电流，所以电路202、203、204可能导致由包络电阻器264耗散的rf电流减小。电路202、203、204的这种特性还可以用于更好地保护包络电阻器264免受由于在没有旁路电容器270、272或276的情况下可能以其它方式流过包络电阻器264的过量电流的潜在损害。

当与电路200相比时，电路201-205中的每一个可以增大装置效率，因为所述电路允许较少的rf电流流过包络电阻器264(并且被所述包络电阻器264耗散)。另外，由于电路201-205呈现针对接近视频带宽电路所并入的装置的中心操作频率的rf频率的高阻抗，因此将电路201-205连接到rf低阻抗点(例如，图1中的rf低阻抗点148)并不重要，尽管所述电路可以连接到所述rf低阻抗点。相反，甚至当电路201-205耦合到示出高rf阻抗的节点时，电路201-205的益处也可以实现。这包括输入阻抗匹配电路和输出阻抗匹配电路中的其它节点。

图1的rf放大器电路100可以用作单路径放大器，所述单路径放大器在输入102处接收rf信号、通过晶体管130放大信号并且在输出104处产生放大的rf信号。可替换的是，rf放大器电路100的多个实例可以用于提供如多尔蒂功率放大器或另一种类型的多路径放大器电路等多路径放大器。

例如，图3是多尔蒂功率放大器300的简化示意图，其中可以实施rf功率放大器电路100的实施例。放大器300包括输入节点302、输出节点304、功率分配器306(或分路器)、主放大器路径320、峰值放大器路径321和组合节点380。负载390可以耦合到组合节点380(例如，通过阻抗变换器，未示出)以从放大器300接收放大的rf信号。

功率分配器306被配置成将在输入节点302处接收的输入rf信号的功率分为输入信号的主要部分和峰值部分。主输入信号在功率分配器输出308处提供给主放大器路径320，并且峰值输入信号在功率分配器输出309处提供给峰值放大器路径321。在以全功率模式操作期间，当主放大器330和峰值放大器331均向负载390供应电流时，功率分配器306在放大器路径320、321之间分配输入信号功率。例如，功率分配器306可以均等地分配功率，使得输入信号功率的大约一半被提供给每个路径320、321(例如，用于对称的多尔蒂放大器配置)。可替换的是，功率分配器306可以不等地分配功率(例如，用于非对称多尔蒂放大器配置)。

本质上，功率分配器306对在输入节点302处供应的输入rf信号进行分配，并且沿着主放大器路径320和峰值放大器路径321分别放大经分配信号。然后将放大的信号同相地组合在组合节点380处。重要的是，跨所关注的频带维持主放大器路径320与峰值放大器路径321之间的相位一致性以确保放大的主信号和峰值信号同相地到达组合节点380处，并且因此确保适当的多尔蒂放大器操作。

主放大器330和峰值放大器331中的每一个包括用于放大通过放大器330、331传导的rf信号的一个或多个单级功率晶体管集成电路(ic)或多级功率晶体管ic(或功率晶体管管芯)。根据各个实施例，主放大器330和/或峰值放大器331中的任一者或两者的所有放大器级或最终放大器级可以例如使用iii-v场效应晶体管(例如，hemt)来实施，如ganfet(或另一种类型的iii-v晶体管，包括gaasfet、gapfet、inpfet或insbfet)。在一些实施例中，在主放大器330或峰值放大器331中的仅一个被实施为iii-vfet的情况下，其它放大器可以被实施为硅基fet(例如，ldmosfet)。

虽然主功率晶体管ic和峰值功率晶体管ic可以具有相同的尺寸(例如，在对称的多尔蒂配置中)，但是主功率晶体管ic和峰值功率晶体管ic也可以具有不相等的尺寸(例如，在各种非对称的多尔蒂配置中)。在非对称多尔蒂配置中，一个或多个峰值功率晶体管ic通常比一个或多个主功率晶体管ic多一些乘法器。例如，一个或多个峰值功率晶体管ic的尺寸可以是一个或多个主功率晶体管ic的两倍，使得一个或多个峰值功率晶体管ic具有两倍于一个或多个主功率晶体管ic的载流能力。也可以实施除2:1比率之外的峰值放大器ic与主放大器ic尺寸比率。

在多尔蒂放大器300操作期间，主放大器330被偏置以在ab类模式下操作，并且峰值放大器331被偏置以在c类模式下操作。在节点302处的输入信号的功率低于峰值放大器331的接通阈值电平的低功率电平下，放大器300以低功率(或回退)模式操作，其中主放大器330是向负载390供应电流的唯一放大器。当输入信号的功率超过峰值放大器331的阈值电平时，放大器300以高功率模式操作，其中主放大器330和峰值放大器331两者都向负载390供应电流。此时，峰值放大器331在组合节点380处提供有源负载调制，从而允许主放大器330的电流继续线性增大。

输入阻抗匹配网络310和输出阻抗匹配网络350(输入mnm、输出mnm)可以在主放大器330的输入和/或输出处实施。类似地，输入阻抗匹配网络311和输出阻抗匹配网络351(输入mnp、输出mnp)可以在峰值放大器331的输入和/或输出处实施。在每种情况下，匹配网络310、311、350、351可以用于递增地增加朝向负载阻抗和源极阻抗的电路阻抗。输入阻抗匹配网络310、311和输出阻抗匹配网络350、351的全部或部分可以在功率晶体管封装体内实施，所述功率晶体管封装体包括主放大器330和/或峰值放大器331，或者输入阻抗匹配网络310、311和输出阻抗匹配网络350、351的一些部分可以在pcb或安装有功率晶体管封装体的其它衬底上实施。

另外，如稍后将详细描述的，本发明主题的实施例包括耦合于放大器330、331的输出与接地参考之间的谐波频率终止电路370、371。谐波频率终止电路370、371被配置成在相对宽的分数带宽上控制谐波阻抗。例如，谐波频率终止电路370、371可以在放大器300的中心操作频率fo的二次谐波(本文也被称为操作的“基频”)下为信号能量提供到接地的低阻抗路径。

多尔蒂放大器300具有“非反相”负载网络配置。在非反相配置中，输入电路被配置成使得供应给峰值放大器331的输入信号相对于在放大器300的中心操作频率fo下供应给主放大器330的输入信号延迟90度。为了确保主输入rf信号和峰值输入rf信号到达具有大约90度相位差的主放大器330和峰值放大器331，如对适当的多尔蒂放大器操作基础的，相位延迟元件382将大约90度的相位延迟施加到峰值输入信号。例如，相位延迟元件382可以包括四分之一波传输线或者具有大约90度的电长度的另一种合适类型的延迟元件。

为了补偿在放大器330、331的输入处的主放大器路径320与峰值放大器路径321之间产生的90度相位延迟差(即，为了确保放大的信号同相地到达组合节点380处)，输出电路被配置成将大约90度的相位延迟施加到主放大器330的输出与组合节点380之间的信号。这通过另外一个延迟元件384实现。多尔蒂放大器的替代性实施例可以具有“反相”负载网络配置。在这种配置中，输入电路被配置成使得供应给主放大器330的输入信号相对于在放大器300的中心操作频率fo下供应给峰值放大器331的输入信号延迟大约90度，并且输出电路被配置成将大约90度的相位延迟施加到峰值放大器331的输出与组合节点380之间的信号。

放大器330和331连同匹配网络310、311、350、351的部分可以在离散的封装功率放大器装置中实施。在这种装置中，输入引线和输出引线耦合到衬底，并且每个放大器330、331可以包括也耦合到衬底的单级功率晶体管或多级功率晶体管。输入匹配网络310、311和输出匹配网络350、351的部分可以实施为封装装置内的另外部件。另外，如下面详细描述的，视频带宽电路(例如，在图2a到图2f中所示的图1中的vbw电路160的实施例)和谐波终止电路(例如，图1中的谐波终止电路170)还可以实施为封装装置内的另外部件。

例如，图4是封装rf放大器装置400的实施例的顶视图，所述封装rf放大器装置400体现了图1的电路100的两个平行实例并且可以用于在多尔蒂放大器(例如，图3中的多尔蒂放大器300)中提供放大器(例如，图3中的放大器330、331)和匹配网络的部分(例如，图3中的匹配网络310、311、350、351的部分)。另外，如下面将更详细描述的，装置400包括两个输出侧ipd组合件480、481，所述两个输出侧ipd组合件480、481中的每一个包括输出阻抗匹配电路450、451(例如，图1、图3中的电路150、350、351)、视频带宽电路460、461(例如，图1中的电路160)以及谐波终止电路470、471(例如，图1、图3中的电路170、370、371)的部分。

在实施例中，装置400包括凸缘406(或“装置衬底”)，所述凸缘406包括厚度足以为装置400的各种电部件和元件提供结构支撑的刚性导电衬底。另外，凸缘406可以用作晶体管管芯430、431的散热器和安装在凸缘406上的其它装置。凸缘406具有顶表面和底表面(在图4中仅可见顶表面的中心部分)和对应于装置400的周界的大致矩形的周界。

凸缘406由导电材料形成，并且可以用于为装置400提供接地参考节点。例如，各种部件和元件可以具有电耦合到凸缘406的端，并且当装置400结合到更大的电气系统中时，凸缘406可以电耦合到系统接地。凸缘406的至少顶表面由导电材料层形成，并且可能所有凸缘406均由块状导电材料形成。

在实施例中，隔离结构408附接到凸缘406的顶表面。由刚性电绝缘材料形成的隔离结构408在装置的导电特征之间(例如，在引线402-405与凸缘406之间)提供电隔离。在实施例中，隔离结构408具有框架形状，所述框架形状包括具有中心开口的基本上封闭的四边结构。如图4所示，隔离结构408可以具有基本上矩形的形状，或者隔离结构408可以具有另一种形状(例如，环形、椭圆形等)。

通过隔离结构408中的开口暴露的凸缘406的顶表面的一部分在本文中被称为装置400的“有效区”。晶体管管芯430、431连同ipd组合件418、419、480、481一起定位在装置400的有源装置区内，这将在后面更详细地描述。例如，晶体管管芯430、431和ipd组合件418、419、480、481可以使用导电环氧树脂、焊料、焊料凸块、烧结和/或共晶键合耦合到凸缘406的顶表面。

装置400容纳两个放大路径(用箭头420、421指示)，其中每个放大路径420、421表示电路100(图1)的物理实施方案。当并入到多尔蒂放大器(例如，图3中的多尔蒂放大器300)中时，放大路径420可以对应于主放大器路径(例如，图3中的主放大器路径320)，并且放大路径421可以对应于峰值放大器路径(例如，图3中的峰值放大器路径321)。

每个路径420、421包括输入引线402、403(例如，图1中的输入102)、输出引线404、405(例如，图1中的输出104)、一个或多个晶体管管芯430、431(例如，图1中的晶体管130或图3中的放大器330、331)、输入阻抗匹配电路410、411(例如，图1中的输入阻抗匹配电路110或图3中的输入匹配网络310、311的部分)、输出阻抗匹配电路450、451(例如，图1中的输出阻抗匹配电路150或图3中的输出匹配网络350、351的部分)、输出侧视频带宽电路460、461(例如，图1中的视频带宽电路160)和谐波终止电路470、471(例如，图1、图3中的谐波终止电路170、370、371)。

输入和输出引线402-405安装在中心开口的相对侧上的隔离结构408的顶表面上，并且因此输入和输出引线402-405升高到凸缘406的顶表面上方并且与凸缘406电隔离。通常，输入和输出引线402-405被朝向成允许在输入和输出引线402-405与隔离结构408的中心开口内的部件和元件之间附接键合线。

每个晶体管管芯430、431包括集成功率fet，其中每个fet具有控制端(例如，栅极)和两个电流传导端(例如，漏极和源极)。每个晶体管管芯430、431内的fet的控制端通过输入阻抗匹配电路410、411耦合到输入引线402、403。另外，每个晶体管管芯430、431内的fet的一个电流传导端(例如，漏极)通过输出阻抗匹配电路450、451耦合到输出引线404、405。在实施例中，每个晶体管管芯430、431内的fet的其它电流传导端(例如，源极)通过管芯430、431电耦合到凸缘406(例如，接地)。

每个输入阻抗匹配电路410、411耦合于输入引线402、403与晶体管管芯430、431内的fet的控制端之间。在图4的装置400中，每个输入阻抗匹配电路410、411包括两个电感元件412、413、416、417(例如，图1中的电感元件112、116)和并联电容器414、415(例如，图1中的电容器114)。根据实施例，每个输入阻抗匹配电路410、411的并联电容器414、415可以包括在ipd组合件418、419中。例如，并联电容器414、415可以实施为ipd组合件418、419内的金属-绝缘体-金属(mim)电容器。在其它实施例中，并联电容器可以不形成ipd组合件的一部分，而可以是离散电容器或形成在另一种类型的组合件(例如，ltcc组合件)中的电容器。在仍其它替代性实施例中，每个并联电容器可以集成到晶体管管芯430、431中。

在实施例中，每个电感元件412、413、416、417由多个平行的、紧密间隔的键合线组形成。例如，在每个路径420、421中，第一电感元件412、413(例如，图1中的电感元件112)包括耦合于输入引线402、403与并联电容器414、415的第一端之间的多个键合线，并且第二电感元件416、417(例如，图1中的电感元件116)包括耦合于并联电容器414、415的第一端与晶体管管芯430、431内的fet的控制端之间的多个键合线。每个并联电容器414、415的第二端通过ipd组合件418、419电耦合到凸缘406(例如，接地)。

将结合图5到图7更详细地描述输出阻抗匹配电路450、451、视频带宽电路460、461和谐波终止电路470、471的实施例，所述图5到图7更详细地示出了这些电路450、451、460、461、470、471的部件。简而言之，每个输出阻抗匹配电路450、451耦合于晶体管管芯430、431内的fet的电流传导端(例如，漏极)与输出引线404、405之间。每个视频带宽电路460、461耦合于ipd组合件480、481内的节点448、449(例如，呈导电键合焊盘形式的rf低阻抗点)与接地参考(例如，凸缘406)之间。每个谐波终止电路470、471耦合于晶体管管芯430、431内的fet的电流传导端(例如，漏极)与接地参考(例如，凸缘406)之间。

除了输入和输出引线402-405之外，装置400还可以包括偏置引线490、491、492、493。输入侧偏置引线490、491通过键合线和其它导体电耦合到每个晶体管管芯430、431内的fet的控制端。相反地，输出侧偏置引线492、493通过键合线(例如，图5、图7中的键合线590、790)和其它导体电耦合到每个晶体管管芯430、431内的fet的电流传导端(例如，漏极)。偏置引线490、491可以电耦合到第一外部偏置电路(未示出)，所述第一外部偏置电路通过偏置引线490、491向每个fet的控制端提供偏置电压。类似地，偏置引线492、493可以电耦合到第二外部偏置电路(未示出)，所述第二外部偏置电路通过偏置引线492、493向每个fet的电流传导端提供偏置电压。在其它实施例中，可以排除输入侧或输出侧偏置引线490-493中的任一者或两者。

在图4的例子中，装置400包括两个基本上并行起作用的晶体管管芯430、431，尽管另一半导体装置也可以包括单个晶体管管芯或多于两个晶体管管芯。另外，装置400包括也基本上并行起作用的两个输入侧ipd组合件418、419和两个输出侧ipd组合件480、481。应当理解的是，也可以实施更多或更少的ipd组合件418、419、480、481。

根据实施例，装置400并入空气腔封装体中，其中晶体管管芯430、431、ipd组合件418、419、480、481和各种其它部件位于封闭的空气腔内。基本上，空气腔由凸缘406、隔离结构408和覆盖隔离结构408和引线402-405并与所述隔离结构408和所述引线402-405接触的盖(未示出)界定。在图4中，盖的示例周长由虚线框409指示。在其它实施例中，装置400的部件可以并入到包覆成型的封装体中(即，封装体，其中有源装置区内的电部件用非导电模制化合物包封，并且其中引线402-405的部分还可以被模制化合物包围)。在包覆成型的封装体中，可以排除隔离结构408。

现在参考包括装置400(图4)的部分的放大视图的图5到图7，所述放大视图包括输出阻抗匹配电路450、451、视频带宽电路460、461和谐波终止电路470、471的实施例。更具体地说，图5是沿着放大器路径421的封装rf功率放大器装置400的右上输出侧部分500的顶视图，并且图7是沿着放大器路径420的封装rf功率放大器装置400的左上输出侧部分700的顶视图。部分500(图5)包括功率晶体管管芯431的一部分、输出引线405的一部分和输出侧ipd组合件481。据此，类似地，部分700(图7)包括功率晶体管管芯430的一部分、输出引线404的一部分和输出侧ipd组合件480。为了加强理解，图6包括根据示例实施例的图5的沿线6-6的rf功率放大器装置的部分500的横截面侧视图。更具体地说，图6是通过凸缘406的一部分、晶体管管芯431、ipd组合件481和输出引线405的横截面视图。

如稍后将更详细解释的，图5和图7的实施例主要区别在于ipd组合件480、481的配置，并且更具体地说，在于在谐波终止电路470、471中利用的集成电容器(例如，图5、图7中的电容器574、774)的配置。图5和图7的ipd组合件480、481的其它基本相似的部件用相同的附图标记标记，并且为了简洁起见，不再重复对那些基本相似的部件的描述。另外，尽管图4到图7描绘了装置400中利用的两个不同配置的ipd480、481的实施例，但是本领域的技术人员将基于本文的描述理解，装置可以包括放大路径420、421两者中基本相似的ipd。换句话说，装置400的替代性实施例可以包括具有ipd480的配置的路径420、421两者中的输出侧ipd，或者装置400的另一替代性实施例可以包括具有ipd481的配置的路径420、421两者中的输出侧ipd。

如上所提及的，图5到图7中的每一个示出了功率晶体管管芯430、431的一部分、输出引线404、405的一部分和输出侧ipd组合件480、481。还如先前所讨论的并且如图6中最清楚地示出的那样，功率晶体管管芯430、431和ipd组合件480、481耦合到导电凸缘406，并且输出引线404、405与导电凸缘406电隔离(例如，使用隔离结构408)。

每个功率晶体管管芯430、431包括晶体管输出端528(例如，导电键合焊盘)，所述晶体管输出端528在每个功率晶体管管芯430、431内电连接到集成于管芯430、431内的单级或末级fet630的第一电流传导端(例如，漏极端)。如先前所讨论的，每个fet630可以包括iii-v场效应晶体管(例如，hemt)，如ganfet(或其它类型的iii-v晶体管，包括gaasfet、gapfet、inpfet、或insbfet)。更具体地说，每个fet630可以一体地形成于基底半导体衬底632(例如，gan衬底、gan上硅衬底、gan上碳化硅衬底等)中和上。fet630的第一电流传导端(例如，漏极端)与管芯430、431的输出端528之间的导电连接可以通过交替的介电层和图案化导电层的堆积结构634制成，其中图案化导电层的部分使用导电通孔电连接。第二电流传导端(例如，源极端)可以使用到管芯430、431的底表面上的导电层636的衬底通孔或掺杂下沉区(未示出)电连接到导电凸缘406。

每个ipd组合件480、481还可以包括基底半导体衬底682(例如，在本文中可以称为“ipd衬底”的硅衬底、碳化硅衬底、gan衬底或另一种类型的半导体衬底)和交替的介电层和图案化导电层的堆积结构684，其中图案化导电层的部分使用导电通孔电连接。如下面将更详细讨论的，输出阻抗匹配电路450、451、视频带宽电路460、461和谐波终止电路470、471的各个电部件一体形成于和/或连接到ipd组合件480、481内。这些电部件可以在ipd组合件480、481的顶表面处电连接到导电键合焊盘(例如，键合焊盘448、449、573、773)，并且还可以使用到ipd组合件480、481的底表面上的导电层686的衬底通孔电连接到导电凸缘406(例如，连接到接地)。

在一些实施例中，每个ipd组合件480、481更具体地包括输出阻抗匹配电路(例如，图1中的电路150或图4中的电路450、451)的第一并联电容器542(例如，图1中的并联电容142)、谐波终止电路(例如，图1中的电路170或图4中的电路470、471)的第二并联电容器574(例如，图1中的并联电容174)、以及视频带宽电路(例如，图1中的电路160、图2a到图2f中的电路200-205中的一个或电路460、461)的部件。在图5到图7的实施例中，包括于每个ipd组合件480、481中的视频带宽电路的部件更具体地包括包络电阻器564(例如，图2a到图2f中的电阻器264)、包络电感器562(例如，图2a到图2f中的电感器262)、包络电容器566(例如，图2a到图2f中的电容器266)和旁路电容器578(例如，图2f中的旁路电容器278)。随后将更详细地讨论这些部件中的每一个。

首先，将更详细地描述晶体管管芯430、431与输出引线404、405之间通过输出阻抗匹配电路450、451的连接。更具体地说，通过输出端528，每个晶体管管芯430、431内的fet的第一电流传导端(例如，漏极)通过输出阻抗匹配电路450、451的实例电耦合到输出引线404、405。例如，在实施例中，每个输出阻抗匹配电路450、451可以包括两个电感元件532、534(例如，图1中的电感元件132、134)和并联电容器542(例如，图1中的并联电容142)。第一电感元件532(例如，图1中的电感元件132)可以被实施为耦合于每个管芯430、431的输出端528与输出引线404、405之间的第一组键合线。第二电感元件534(例如，电感元件134，图1)可以被实施为耦合于每个管芯430、431的输出端528与ipd组合件480、481的顶表面上的导电键合焊盘448、449之间的第二组键合线。为了避免图5和图7混乱，包括电感元件534的一组键合线中仅有一条键合线被圈出并且用附图标记534编号。应当理解的是，电感元件534包括耦合于输出端528和键合焊盘448、449之间的所有键合线。例如，在实施例中，导电键合焊盘448、449可以对应于rf低阻抗点节点(例如，图1中的节点148)。

在实施例中，键合线590、790的第一末端还可以连接到导电键合焊盘448、449，其中键合线590、790的第二末端连接到偏置引线(例如，图4中的偏置引线492、493)。当由外部偏置电路将偏置电压提供给偏置引线时，偏置电压可以通过键合线590、790、导电着陆焊盘448、449、键合线534和导电着陆焊盘528传送到晶体管管芯430、431内的fet的漏极。

根据实施例，每个输出阻抗匹配电路450、451的并联电容器542可以被实施为与ipd组合件480、481的ipd衬底一体形成的电容器(或一组并联耦合电容器)。例如，并联电容器542可以被实施为集成mim电容器，所述集成mim电容器包括彼此对准并且由堆积结构684的介电材料电分离的第一导电电极和第二导电电极(由堆积结构684的导电层的图案化部分形成)。在实施例中，并联电容器542的第一电极(或端)电耦合到导电键合焊盘448、449(并且因此耦合到键合线534)，并且并联电容器542的第二电极(或端)电耦合到导电凸缘(例如，使用延伸穿过半导体衬底682的导电衬底通孔)。在更具体的实施例中，并联电容器542的第一电极“直接连接”到键合焊盘448，其中“直接连接”意指可能用一个或多个导电迹线和/或导电通孔电连接，而不使用中间电路元件(即具有多于一个迹线电感的电路元件，其中“迹线电感”是小于约100ph的电感)。因为并联电容器542和键合焊盘448“直接连接”，并且键合焊盘448还仅具有迹线电感，所以在实施例中，键合线534和并联电容器542还可以被认为是“直接连接的”。在替代性实施例中，可以使用耦合到ipd组合件480、481的顶表面的离散电容器或使用另一种类型的电容器实施并联电容器542。

如刚才所解释的，并联电感器534和并联电容器542串联电耦合于管芯430、431内的功率晶体管的电流传导端与凸缘406(例如，接地)之间。如先前结合图1所提及的，阻抗匹配元件的这种组合可以充当第一(高通)匹配级。根据实施例，并联电感器534可以具有在约100ph到约3nh之间的范围内的电感值，并且并联电容器542可以具有在约30pf到约500pf之间的范围内的电容值，尽管这些部件还可以具有这些范围以外的值。

如上所提及的，在实施例中，视频带宽电路460、461包括于每个ipd组合件480、481中。在各个实施例中，每个视频带宽电路460、461可以具有多种配置中的任一种，如但不限于图2a到图2f中所示的配置之一。在图5到图7所示的对应于图2f的视频带宽电路205的实施例中，每个视频带宽电路460、461包括电连接于节点448、449(例如，图1、图2f中的可以对应于rf低阻抗点的节点148、248)与接地参考(例如，凸缘406)之间的包络电阻器564(例如，图2f中的电阻器264)、包络电感器562(例如，图2f中的电感器262)和包络电容器566(例如，图2f中的电容器266)的串联组合。另外，每个视频带宽电路460、461包括与包络电感器562并联连接的旁路电容器578(例如，图2f中的旁路电容器278)。在图5到图7的实施例中，包络电感器562和旁路电容器578的并联组合的两个实例在ipd组合件480、481的相对侧上被实施。更具体地说，在所示实施例中，包络电感器562和电容器578的并联组合并联连接于包络电阻器564与包络电容器566之间。在替代性实施例中，视频带宽电路460、461可以包括包络电感器562和电容器578的组合的仅一个实例或包络电感器762和电容器778的组合的两个以上实例。

在图5到图7的实施例中，包络电阻器564一体形成为ipd组合件480、481的一部分。例如，每个包络电阻器564可以是多晶硅电阻器，所述多晶硅电阻器由堆积结构684上或内的多晶硅层形成并且电耦合于节点448、449与包络电感器562和旁路电容器578的并联组合之间。在其它替代性实施例中，包络电阻器564可以由硅化钨或另一种材料形成，可以是厚膜或薄膜电阻器，或者可以是耦合到ipd组合件480、481的顶表面的离散部件。

包络电感器562还可以被一体形成为ipd组合件480、481的一部分，如图5到图7中的实施例中所示。例如，每个包络电感器562可以是由堆积结构684的一个或多个导电层的一个或多个部分形成的图案化导体，其中导体的第一末端电耦合到包络电阻器564，并且导体的第二末端电耦合到包络电容器566的第一端。在替代性实施例中，每个包络电感器562可以被实施为多个键合线或螺旋电感器(例如，在ipd组合件480、481的顶表面上或附近)或耦合到ipd组合件480、481的顶表面的离散电感器。

在实施例中，旁路电容器578与每个包络电感器562并联耦合。旁路电容器578的每一个可以是例如(例如，使用焊料、导电环氧树脂或其它手段)连接到ipd组合件480、481的顶表面的离散电容器。更具体地说，每个旁路电容器578的第一端可以电耦合到包络电阻器564和包络电感器562的第一端，并且每个旁路电容器578的第二端可以连接到包络电感器562的第二端和包络电容器566的第一端。

例如，每个旁路电容器578可以是具有并联的交错电极和绕回末端终止的多层电容器(例如，多层陶瓷电容器)。可替换的是，每个旁路电容器578可以形成单独的ipd的一部分(例如，形成于半导体衬底上的mim电容器)，或者可以是与ipd组合件480、481的半导体衬底一体形成的电容器。可替换的是，每个旁路电容器578可以被实施为能够为视频带宽电路460、461提供所期望的电容的某种其它类型的电容器。

包络电容器566电耦合于接地参考节点(例如，每个ipd组合件480、481的底表面处的导电层686)与包络电感器562和旁路电容器578的并联组合之间。例如，电容器566可以是与ipd组合件480、481的ipd衬底一体形成的mim电容器。在一些实施例中，电容器566可以形成于完全位于半导体衬底682上方的堆积结构684中，或者电容器566可以具有延伸到半导体衬底682中或以其它方式耦合到半导体衬底682或与所述半导体衬底682接触的部分。根据实施例，电容器566可以由第一电极、第二电极以及第一电极与第二电极之间的介电材料形成。电容器566的介电材料可以包括一层或多层多晶硅、各种氧化物、氮化物或其它合适的材料。在各个实施例中，电容器566的第一电极和第二电极可以包括导电层的水平部分(例如，平行于ipd组合件480、481的顶表面和底表面的部分)和/或互连的导电层的垂直部分(例如，平行于ipd组合件480、481的侧面的部分)。另外，电容器566的第一电极和第二电极可以由金属层和/或由导电半导体材料(例如，多晶硅)形成。可替换的是，每个包络电容器566可以是例如(例如，使用焊料、导电环氧树脂或其它手段)连接到ipd组合件480、481的顶表面的离散电容器。如本领域技术人员基于本文的描述将理解的，尽管图6中示出了用于电容器542、574和566的特定的双板电容器结构，但是可以可替代地利用各种其它电容器结构。

如先前结合图1所讨论的，谐波终止电路470、471还连接于每个晶体管管芯430、431内的fet的第一电流传导端(例如，漏极)与接地参考之间(例如，连接到ipd组合件480、481的底表面上的导电层686)。在图5和图6的实施例中，谐波终止电路471包括并联电感572(例如，图1中的并联电感元件172)和并联电容器574(例如，图1中的并联电容174)的串联组合。并联电感572可以被实施为一组键合线，其中键合线的第一末端连接到管芯431的输出端528(并且因此连接到fet的第一电流传导端)，并且键合线的第二末端连接到在ipd组合件481的顶表面处暴露的导电键合焊盘573。为了避免图5混乱，包括电感元件572的一组键合线中仅有两条键合线被圈出并且用附图标记572编号。应当理解的是，电感元件572包括耦合于输出端528与键合焊盘573之间的所有键合线。在ipd组合件481内，键合焊盘573电连接到并联电容器574的第一端，并且并联电容器574的第二端电连接(例如，使用衬底通孔)到接地参考(例如，电连接到ipd组合件481的底表面上的导电层686)。

根据实施例，谐波终止电路471的并联电容器574可以被实施为与ipd组合件481的ipd衬底一体形成的电容器。例如，并联电容器574可以被实施为集成mim电容器，所述集成mim电容器包括彼此对准并且由堆积结构684的介电材料电分离的第一导电电极和第二导电电极(由堆积结构684的导电层的图案化部分形成)。在实施例中，并联电容器574的第一电极(或端)电耦合到导电键合焊盘573，并且并联电容器574的第二电极(或端)电耦合到导电凸缘(例如，使用衬底通孔)。在更具体的实施例中，并联电容器574的第一电极“直接连接”(如先前所限定的)到键合焊盘573。因为并联电容器574和键合焊盘573“直接连接”，并且键合焊盘573还仅具有迹线电感，所以在实施例中，键合线572和并联电容器574还可以被认为是“直接连接的”。在替代性实施例中，可以使用耦合到ipd组合件481的顶表面的离散电容器或使用另一种类型的电容器实施并联电容器574。

在图7的实施例中，谐波终止电路470包括并联电感772(例如，图1中的并联电感元件172)和多个并联耦合的并联电容器774(例如，图1中构成并联电容174的多个并联耦合的并联电容器)的串联组合。更具体地说，与图5和图6的实施例以及图7的实施例的不同之处在于，在图5和图6的实施例中，谐波终止电路471包括单个并联电容器574，而在图7的实施例中，谐波终止电路471包括物理地位于相邻的导电键合焊盘773之间或紧邻末端键合焊盘773的多个并联耦合的并联电容器774。

在图7的实施例中，并联电感772可以被实施为多组键合线，其中键合线的第一末端连接到管芯430的输出端528(并且因此连接到fet的第一电流传导端)，并且每组键合线的第二末端连接到在ipd组合件480的顶表面处暴露的多个导电键合焊盘773中的一个。为了避免图7混乱，包括电感元件772的一组键合线中仅有两条键合线被圈出并且用附图标记772编号。应当理解，电感元件772包括耦合于输出端528与键合焊盘773之间的所有键合线。在ipd组合件480内，每个键合焊盘773电连接到每个键合焊盘773的一侧或两侧上的一个或两个并联电容器774的第一端，并且每个并联电容器774的第二端(例如，使用衬底通孔)电连接到接地参考(例如，电连接到ipd组合件480的底表面上的导电层)。

根据实施例，谐波终止电路470的每个并联电容器774可以被实施为与ipd组合件480的ipd衬底一体形成的电容器。例如，每个并联电容器774可以被实施为集成mim电容器，所述集成mim电容器包括彼此对准并且由堆积结构的介电材料电分离的第一导电电极和第二导电电极(由ipd组合件480的堆积结构的导电层的图案化部分形成)。在实施例中，每个并联电容器774的第一电极(或端)电耦合到单个导电键合焊盘773或两个相邻的导电键合焊盘773，并且每个并联电容器774的第二电极(或端)电耦合到导电凸缘(例如，使用衬底通孔)。在更具体的实施例中，每个并联电容器774的第一电极“直接连接”(如先前所限定的)到一个或多个键合焊盘773。在替代性实施例中，可以使用耦合到ipd组合件480的顶表面的离散电容器或使用另一种类型的电容器实施每个并联电容器774。

根据实施例，每个谐波终止电路470、471充当在谐波频率(例如，装置400的操作基频的二次谐波)下用于信号能量的到接地的低阻抗路径。更具体地说，选择并联电感572、772和并联电容574、774的部件值，使得并联电感572、772和并联电容574、774的串联组合在二次谐波频率下或附近谐振。例如，装置400的操作基频可以在大约800兆赫兹(mhz)到大约6.0千兆赫(ghz)的范围内，并且因此二次谐波频率(和电路470、471的谐振频率)可以在大约1.6ghz到约12.0ghz的范围内。根据实施例，电感572、772可以具有在约20ph到约1nh之间的范围内的电感值，并且一个或多个电容器574、774可以具有在约1pf到约100pf之间的范围内的电容值，尽管这些部件可以具有这些范围以外的值。如上面结合图1所讨论的，例如，在具有在4.0ghz下的二次谐波的2.0ghz的操作基频下，电感572、772中的每一个可以具有约140ph的电感值，并且电容器574、774中的每一个可以具有约11pf的电容值。然而，设计的电感值和/或电容值可能受用于实施电感732、734和772的键合线之间的互耦合的影响。

更具体地说并且根据实施例，对应于电感元件532、534和572(或图7中的电感元件772)的键合线相对于彼此物理地配置和布置，以在操作期间展现出相邻的键合线组之间可预测的互耦合。更具体地说，键合线轮廓(例如，每组键合线的高度和形状)以及它们与其它键合线的接近度导致可预测的互耦合，在操作期间，当每个电感被隔离时(即，不受来自其它电感的互感影响)，所述可预测的互耦合导致在操作期间与电感元件532、534和572的自感值不同的电感元件532、534和572的有效电感值。例如，在2.0ghz的中心操作频率下，电感元件532与电感元件534之间的互耦合可以在约1ph到约150ph的范围内(例如，约86ph)，电感元件532与电感元件572之间的互耦合可以在约1ph到约100ph的范围内(例如，约30ph)，并且电感元件534与电感元件572之间的互耦合可以在约1ph到约150ph的范围内(例如，约69ph)。

如先前结合图1所讨论的，每个晶体管管芯430、431内的fet(例如，fet630)可以具有相对低(例如，小于约0.2pf/w)的漏极-源极电容(由图1中的电容器131建模)。如果在常规装置中使用这种fet，则晶体管输出与输出阻抗匹配电路内的并联电容器之间将需要相对高的d2电感，以提供足够的输出阻抗匹配。如先前所讨论的，可以使用包括fet的晶体管管芯与如集成螺旋电感器等另外串联电感之间的一组键合线的串联组合实现相对高的d2电感。

根据实施例，当与常规装置相比时，晶体管输出与输出阻抗匹配电路内的并联电容器之间提供的d2电感可能显著降低，其中包括谐波终止电路570、571的实施例。更具体地说，在装置500的操作期间，每个谐波终止电路570、571基本上相当于在装置500的操作基频下的电容器，其中电容值大致相当于串联耦合的电感器/电容器572/574或串联耦合的电感器/电容器772/774的有效电容。因为此并联电容与晶体管输出与接地参考之间的漏极-源极电容并联耦合，所以来自电感器/电容器572/574或电感器/电容器772/774的组合的等效并联电容有效地增加了每个晶体管管芯430、431内的fet的漏极-源极电容。在一些实施例中，来自电感器/电容器572/574或电感器/电容器772/774的组合的每个等效并联电容具有使所连接的fet的漏极-源极电容增加至少10％的电容值。当与常规的电路相比时，由于漏极-源极电容的这种有效增加，可以减小晶体管输出与输出阻抗匹配电路内的并联电容器(例如，电路450、451内的电容器542)之间的d2电感。因此，虽然常规电路可能需要另外的电感器来提供比由连接于晶体管管芯与阻抗匹配电路内的并联电容器之间的键合线提供的电感大的电感，但是电路450、451中不包括这种另外电感。相反，在电路450、451中，键合线534可以直接连接(如先前所限定)到并联电容542。

图4到图7示出了包括耦合到衬底的输入引线和输出引线(例如，使用中间电隔离)和同样在输入引线与输出引线之间耦合到衬底的晶体管管芯的rf放大器装置的实施例。这种rf放大器装置可能特别适合于高功率放大。本领域的技术人员将基于本文的描述理解，还可以使用不同封装或构造形式实施各个实施例。例如，包括本发明主题的实施例的一个或多个放大路径可以耦合到如pcb、无引线型封装体(例如，四方扁平无引线(qfn)封装体)或另一种类型的封装体等衬底。在这种实施例中，可以使用导电地或其它输入/输出(i/o)结构实施一个或多个放大路径的输入和输出。这种实施方案可能特别适用于低功率放大系统，例如，包括相对低功率的多尔蒂放大器，其中主放大路径和峰值放大路径(包括裸晶体管管芯、ipd、偏置电路等)、功率分配器、延迟和阻抗反相元件、组合器和可以耦合到衬底的其它部件。应该理解的是，本发明主题的实施方案不限于所示实施例。

图8是根据各个示例实施例的用于制造封装rf功率放大器装置(例如，图4中的装置400)的方法的流程图，所述封装rf功率放大器包括输出阻抗匹配电路、输出视频带宽电路和谐波终止电路(例如，图2a到图2f、图4中的电路200-205、450、451、460、461、470、471)的实施例。所述方法在框802-804中可以通过形成一个或多个ipd组合件开始。更具体地说，在框802中，可以形成一个或多个输入和输出ipd(例如，图4到图7中的ipd418、419、480、481)。根据实施例，每个输出ipd(例如，ipd480、481)包括阻抗匹配电路、视频带宽电路和谐波终止电路的部件。例如，每个输出ipd可以包括一个或多个集成并联电容器(例如，图5到图7中的电容器542、566、574、774)、一个或多个包络电感元件(例如，图5到图7中的电感元件562)以及一个或多个包络电阻器(例如，图5到图7中的电阻器564)。除了形成每个ipd的无源部件之外，形成每个ipd还包括形成各种导电特征(例如，导电层和通孔)，所述导电特征促进每个电路的各个部件之间的电连接。例如，形成ipd还可以包括在每个ipd衬底的表面处形成各个可访问的连接节点(例如，图4到图7中的节点773、448、449)。如先前所讨论的，连接节点可以包括导电键合焊盘，所述导电键合焊盘可以接受电感元件(例如，图5到图7中的键合线534、572、590、790)的附接。另外，在框804中，对应于各个电路元件(例如，图5到图7中的旁路电容器578)的离散部件可以耦合到暴露于每个ipd的表面处的导体以形成一个或多个ipd组合件。

在框806中，对于空气腔实施例，隔离结构(例如，图4中的隔离结构408)耦合到装置衬底(例如，凸缘406)。另外，一个或多个有源装置(例如，晶体管430、431)和ipd组合件(例如，ipd组合件418、419、480、481)耦合到通过隔离结构中的开口暴露的衬底的顶表面的一部分。引线(例如，输入和输出引线402-405以及偏置引线490-493，如果包括的话)耦合到隔离结构的顶表面。对于包覆模制的(例如，包封的)装置实施例，可以不包括隔离结构，并且衬底和引线可以形成引线框的部分。

在框808中，一个或多个输入引线、一个或多个晶体管、一个或多个ipd组合件和一个或多个输出引线电耦合在一起。例如，如先前所讨论的，可以使用各个装置部件与元件之间的键合线进行电连接。例如，一些键合线对应于输入匹配电路或输出匹配电路(例如，图4到图7中的键合线412、416、532、534)和谐波终止电路(例如，图4到图7中的键合线572、772)的电感部件。最后，在框810中，对装置进行加盖(例如，对于空气腔封装体)或包封(例如，使用用于包覆模制封装体的模制化合物)。然后可以将所述装置并入到更大的电气系统(例如，多尔蒂放大器或其它类型的电气系统)中。

rf放大器的实施例具有包括晶体管管芯和阻抗匹配电路的第一放大路径。所述晶体管管芯具有晶体管和晶体管输出端，并且所述晶体管具有低于每瓦特0.2皮法的漏极-源极电容。所述阻抗匹配电路耦合于所述晶体管输出端与所述第一放大路径的输出之间。所述阻抗匹配电路包括谐波终止电路，所述谐波终止电路具有串联连接于所述晶体管输出端与接地参考节点之间的第一电感元件和第一电容。来自串联的所述第一电感元件和所述第一电容的组合的等效电容使所述漏极-源极电容有效地增加至少10％。所述第一电感元件包括第一多个键合线，并且所述谐波终止电路在所述rf放大器的操作基频的谐波频率下谐振。所述阻抗匹配电路还包括串联连接于所述晶体管输出端与所述接地参考节点之间的第二电感元件和第二电容。所述第二电感元件包括第二多个键合线，并且所述第二多个键合线和所述第二电容直接连接。

封装rf放大器装置的实施例包括装置衬底、耦合到所述装置衬底的第一输入引线、耦合到所述装置衬底的第一输出引线以及耦合到所述装置衬底的第一晶体管管芯。所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端。所述第一晶体管具有低于每瓦特0.2皮法的漏极-源极电容。所述装置还包括耦合到所述装置衬底的第一集成无源装置以及耦合于所述晶体管输出端与所述第一输出引线之间的阻抗匹配电路。所述阻抗匹配电路包括谐波终止电路，所述谐波终止电路具有串联连接于所述晶体管输出端与接地参考节点之间的第一电感元件和第一电容。来自串联的所述第一电感元件和所述第一电容的组合的等效电容使所述漏极-源极电容有效地增加至少10％。所述第一电感元件包括第一多个键合线，并且所述谐波终止电路在所述rf放大器的操作基频的谐波频率下谐振。所述阻抗匹配电路还包括串联连接于所述晶体管输出端与所述接地参考节点之间的第二电感元件和第二电容。所述第二电感元件包括第二多个键合线，并且所述第二多个键合线和所述第二电容直接连接。

rf放大器装置的制造方法的实施例包括将输入引线和输出引线耦合到装置衬底以及在所述输入引线与所述输出引线之间将晶体管管芯耦合到所述装置衬底。所述晶体管芯片包括晶体管和晶体管输出端，并且所述晶体管具有低于每瓦特0.2皮法的漏极-源极电容。所述方法另外包括在所述晶体管管芯与所述输出引线之间将集成无源装置耦合到所述装置衬底，其中所述集成无源装置包括第一电容和第二电容，所述第一电容包括与所述集成无源装置一体形成的一个或多个第一电容器，并且所述第二电容也与所述集成无源装置一体形成。所述方法另外包括通过在所述晶体管输出端与所述第一电容之间连接呈第一多个键合线形式的第一电感元件来形成谐波终止电路。来自串联的所述第一电感元件和所述第一电容的组合的等效电容使所述漏极-源极电容有效地增加至少10％，并且所述谐波终止电路在所述rf放大器装置的操作基频的谐波频率下谐振。所述方法另外包括通过在所述晶体管输出端与所述第二电容之间连接呈第二多个键合线形式的第二电感元件来形成阻抗匹配电路的一部分。所述第二多个键合线和所述第二电容直接连接。

在前的具体实施方式本质上仅仅是说明性的，并且不旨在限制主题的实施例或这种实施例的应用和用途。如本文所使用的，词语“示例性”意指“用作例子、实例或说明”。本文中描述为示例性的任何实施方案不一定被解释为优于或胜过其它实施方案。此外，不旨在受在前的技术领域、背景技术、或具体实施方式中呈现的任何所表示或所暗示的理论的约束。

本文中包含的各个附图所示的连接线旨在表示各个元件之间的示例性功能关系和/或物理耦合。应注意，本主题的实施例中可能存在许多替代性或另外的功能关系或物理连接。此外，某些术语在本文中还可以仅供参考使用并且因此不旨在是限制性的，并且术语“第一”、“第二”和提及结构的其它这种数值术语并不暗示序列或顺序，除非上下文清楚地指出。

如本文所使用的，“节点”意指给定信号、逻辑电平、电压、数据模式、电流或数量存在于的任何内部或外部参考点、连接点、结点、信号线、导电元件等。另外，两个或更多个节点可以通过一个物理元件实现(并且即使在公共节点处被接收或输出，可以对两个或更多个信号进行多路复用、调制或以其它方式进行区分)。

前面的描述指元件或节点或特征“连接”或“耦合”在一起。如本文所使用的，除非另有明确规定，否则“连接”意指一个元件直接地并且不一定是机械地接合到另一个元件(或与另一个元件直接连通)。同样地，除非另有明确规定，否则“耦合”意指一个元件直接或间接地并且不一定是机械地接合到另一个元件(或与另一个元件直接或间接连通)。因此，虽然附图中所示的示意图描绘了元件的一个示例性布置，但是所描绘主题的实施例中可以存在另外的中间元件、装置、特征或部件。

尽管前述详细描述中已经呈现了至少一个示例性实施例，但是应理解的是，存在大量变型。还应理解的是，本文所描述的一个或多个示例性实施例不旨在以任何方式限制所要求保护的主题的范围、适用性或配置。相反，前述详细描述将为本领域技术人员提供用于实施一个或多个所描述实施例的方便的路线图。应当理解的是，在不脱离由权利要求限定的范围的情况下，可以对元件的功能和布置进行各种改变，所述改变包括在提交本专利申请时已知的等效物和可预见的等效物。