一种消除回踢噪声的比较器的制作方法

本发明属于模拟集成电路技术领域，具体涉及一种消除回踢噪声的比较器，能够应用于高速逐次逼近型模数转换器(saradc)中。

背景技术：

模数转换器(adc)是模拟集成电路设计中永恒的话题，比较器在模数转换器中应用广泛。在很多通讯领域的应用场景中，对adc芯片的速度要求较高。在超高采样频率saradc中，比较器复位时间成为了adc量化速度的主要限制因素。为了进一步提升saradc的采样频率，多比较器结构的saradc是一种有效的解决方案。然而，多比较器结构的saradc的精度对比较器的回踢噪声较为敏感。

如图1所示为传统的strong-arm比较器结构，当时钟信号clk为低电平时，比较器处于复位阶段，mos管m3、m4、m7、m8、m9、m10导通，结点x、y、outn、outp被复位到电源电压vdd。当时钟信号clk为高电平时，比较器处于比较阶段，若正向输入信号vip>负向输入信号vin，则结点x比结点y电压下降快，随后比较器负向输出信号outn电压也被迅速拉低，负向输出信号outn电压的降低，抑制了m4的导通并逐渐开启m6，使得结点outp电压升高，比较器正向输出信号outp电压的升高增大了m3的导通电流，并抑制了m5的导通，最终负向输出信号outn输出为低电平，正向输出信号outp输出为高电平。这种结构在时钟信号clk为低电平时，输入管m1、m2的源漏电压均被上拉至电源电压vdd。在时钟信号clk上拉至高电平后，输入管m1、m2的源电压被下拉至地电平gnd，从而通过输入管的栅源交叠电容(cgs)对比较器输入共模电压((vip+vin)/2)产生回踢噪声。若正向输入信号vip>负向输入信号vin，则正向输出信号outp＝vdd，负向输出信号outn＝gnd，x点电压下拉至地电平gnd，在负向输入信号vin不足以使得输入管m2导通的情况下y点无法下拉至地电平gnd，这样不仅会通过输入管的栅漏交叠电容(cgd)对比较器输入共模电压产生回踢噪声，而且还会对比较器输入差模电压(vip-vin)产生回踢噪声。

图2是低回踢噪声strong-arm比较器改进结构的原理图。该电路与图1所示的strong-arm比较器最大的区别在于，输入管m11、m12源级接地电平gnd，将时钟管的位置换到输入管上方。当时钟信号clk为低电平时，比较器处于复位阶段，mos管m15、m16、m19、m20、m21、m2导通，结点x、y、outn、outp被复位到电源电压vdd。当时钟信号clk为高电平时，比较器处于比较阶段，m13、m14导通，若正向输入信号vip>负向输入信号vin，则结点x比y电压下降快，随后负向输出信号outn电压也被迅速拉低，负向输出信号outn电压的降低，抑制了m16的导通并逐渐开启m18，使得正向输出信号outp电压升高，正向输出信号outp电压的升高增大了m15的导通电流，并抑制了m17的导通，最终负向输出信号outn输出为低电平，正向输出信号outp输出为高电平。该电路结构降低回踢噪声的思路为：输入管m11、m12源级始终接地电平gnd，在时钟从低电平跳变为高电平过程中，输入管源极电压不会发生变化，从而大大降低了回踢噪声。但是，该电路结构不能消除来自输入管漏端(结点a、b)的回踢噪声。若正向输入信号vip>负向输入信号vin，则正向输出电压outp＝vdd，负向输出电压outn＝gnd，结点a被下拉至地电平gnd，在负向输入信号vin不足以使得输入管m12导通的情况下b点无法下拉至地电平gnd，这样会通过输入管的栅漏交叠电容(cgd)对比较器输入差模电压(vip-vin)产生回踢噪声，对saradc量化精度产生较大影响，尤其体现在多比较器结构saradc中。

技术实现要素：

针对上述传统比较器结构存在的回踢噪声问题，本发明提出一种消除回踢噪声的比较器，通过加入辅助复位管完全隔绝了回踢噪声对adc量化的影响，能够用于采用多比较器结构的高速saradc的比较器。

本发明的技术方案为：

一种消除回踢噪声的比较器，所述比较器为时钟控制的动态比较器；

时钟信号控制所述比较器处于复位阶段时，所述比较器的正向输出端和负向输出端被复位；

时钟信号控制所述比较器处于比较阶段时，比较器将其正向输入信号和负向输入信号进行比较获得比较结果；

所述比较器包括第一复位管、第二复位管和与非门，

与非门的两个输入端分别连接所述比较器的正向输出端和负向输出端，其输出端连接第一复位管和第二复位管的控制端；

第一复位管并联在所述比较器的第一输入管两端，第二复位管并联在所述比较器的第二输入管两端；

所述比较器的正向输入信号从所述第一输入管输入，所述比较器的负向输入信号从所述第二输入管输入；

当比较阶段比较器的输出建立后所述第一复位管和第二复位管导通，所述第一复位管将所述第一输入管到比较器输出端的结点复位，所述第二复位管将所述第二输入管到比较器输出端的结点复位。

具体的，所述第一输入管为第一nmos管，所述第二输入管为第二nmos管，所述第一复位管为第三nmos管，所述第二复位管为第四nmos管；

第一nmos管的栅极连接所述比较器的正向输入信号，其源极接地，其漏极为所述第一输入管到比较器输出端的结点；

第三nmos管的栅极连接与非门的输出端，其源极连接第一nmos管的源极并接地，其漏极连接第一nmos管的漏极；

第二nmos管的栅极连接所述比较器的负向输入信号，其源极接地，其漏极为所述第二输入管到比较器输出端的结点；

第四nmos管的栅极连接与非门的输出端，其源极连接第二nmos管的源极并接地，其漏极连接第二nmos管的漏极。

具体的，所述比较器还包括第五nmos管、第六nmos管、第七nmos管、第八nmos管、第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管和第六pmos管，

第五nmos管、第六nmos管、第三pmos管、第四pmos管、第五pmos管和第六pmos管的栅极连接所述时钟信号；

第五nmos管的源极连接所述第一输入管到比较器输出端的结点，其漏极连接第七nmos管的源极和第五pmos管的漏极；

第六nmos管的源极连接所述第二输入管到比较器输出端的结点，其漏极连接第八nmos管的源极和第六pmos管的漏极；

第一pmos管的栅极连接第二pmos管、第四pmos管和第八nmos管的漏极以及第七nmos管的栅极并作为所述比较器的正向输出端，其漏极连接第三pmos管和第七nmos管的漏极以及第二pmos管和第八nmos管的栅极并作为所述比较器的负向输出端，其源极连接第二pmos管、第三pmos管、第四pmos管、第五pmos管和第六pmos管的源极并连接电源电压。

本发明的有益效果为：本发明提出的比较器，加入了由比较器输出控制的辅助复位管，完全消除了来自输入管源极和漏极对输入管栅极(即比较器输入)的回踢噪声，能够适用于采用多比较器结构的高速saradc的比较器。

附图说明

图1是传统的strong-arm比较器原理图。

图2是低回踢噪声strong-arm比较器改进结构的原理图。

图3是本发明提出的一种消除回踢噪声的比较器在实施例中的一种电路结构图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步说明。

图2所示的基于strong-arm比较器的低回踢噪声改进结构中，其降低回踢噪声的基本思想是在时钟信号clk从0跳变成1过程中，输入管m11和m12的漏级电压都会复位到地电位gnd，从而降低比较器的回踢噪声。但在比较器工作过程中，比较器的两个输入信号vip和vin并不能保证输入管均处在导通状态，为了降低比较器输入等效噪声，要求大的输入管跨导电流比(gm/id)，这就限制了输入管的过驱动电压，这使得输入晶体管不能及时泄放其漏端电压，那么该结构就可能会因为不能及时复位输入管漏极电压从而不能完全消除回踢噪声。

本发明在此基础上加入了两个受比较器输出结果控制的辅助复位管，加速上述复位过程，通过此种方式可以完全消除比较器的回踢噪声。图3所示，本发明提出的比较器在图2中原有的低回踢噪声比较器结构中加入一个与非门和两个辅助复位管。这种设计方式不止适用于对图2结构的比较器的改进，同样适用于其他时钟控制的动态比较器。与非门的两个输入端分别连接比较器的正向输出端和负向输出端，其输出端连接第一复位管和第二复位管的控制端；第一复位管并联在比较器的第一输入管两端，第二复位管并联在比较器的第二输入管两端；比较器的正向输入信号vip从第一输入管输入，比较器的负向输入信号vin从第二输入管输入；当比较阶段比较器的输出建立后第一复位管和第二复位管导通，第一复位管将第一输入管到比较器输出端的结点复位，第二复位管将第二输入管到比较器输出端的结点复位。

如图3所示是比较器输入对管采用nmos管的情形，第一输入管为第一nmos管mn1，第二输入管为第二nmos管mn2，第一复位管为第三nmos管mn3，第二复位管为第四nmos管mn4；第一nmos管mn1的栅极连接比较器的正向输入信号vip，其源极接地，其漏极为第一输入管到比较器输出端的结点；第三nmos管mn3的栅极连接与非门的输出端，其源极连接第一nmos管mn1的源极并接地，其漏极连接第一nmos管mn1的漏极；第二nmos管mn2的栅极连接比较器的负向输入信号vin，其源极接地，其漏极为第二输入管到比较器输出端的结点；第四nmos管mn4的栅极连接与非门的输出端，其源极连接第二nmos管mn2的源极并接地，其漏极连接第二nmos管mn2的漏极。

下面将本发明的设计构思用于对图2结构进行改进来说明，如图3所示，比较器还包括第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第八nmos管mn8、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5和第六pmos管mp6，第五nmos管mn5、第六nmos管mn6、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5和第六pmos管mp6的栅极连接时钟信号clk；第五nmos管mn5的源极连接第一输入管到比较器输出端的结点即第一nmos管mn1的漏极，其漏极连接第七nmos管mn7的源极和第五pmos管mp5的漏极；第六nmos管mn6的源极连接第二输入管到比较器输出端的结点即第二nmos管mn2的漏极，其漏极连接第八nmos管mn8的源极和第六pmos管mp6的漏极；第一pmos管mp1的栅极连接第二pmos管mp2、第四pmos管mp4和第八nmos管mn8的漏极以及第七nmos管mn7的栅极并作为比较器的正向输出端，其漏极连接第三pmos管mp3和第七nmos管mn7的漏极以及第二pmos管mp2和第八nmos管mn8的栅极并作为比较器的负向输出端，其源极连接第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5和第六pmos管mp6的源极并连接电源电压vdd。

下面详细说明本实施例中比较器消除回踢噪声的工作原理。

在时钟信号clk为低电平时，比较器处于复位阶段，第七nmos管mn7、第八nmos管mn8、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6导通，比较器负向输出端结点信号outn、比较器正向输出端结点信号outp被复位到电源电压vdd。当时钟信号clk为高电平时，比较器处于比较阶段，比较器输出结果建立完成后，比较器正向输出端结点信号outp与比较器负向输出端结点信号outn其中一端会下拉至地电平gnd，与非门输出结果跳变为高电平，辅助复位管第三nmos管mn3、第四nmos管mn4迅速将结点a(第一nmos管mn1漏端)、结点b(第二nmos管mn2漏端)下拉至地电平gnd。直到时钟信号clk重新跳变为低电平，比较器正向输出端结点信号outp与比较器负向输出端结点信号outn上拉至电源电压vdd，与非门输出下拉至低电平，辅助复位管第三nmos管mn3、第四nmos管mn4关断，结点a、b将保持地电平gnd直到下一次时钟信号clk跳变。可以看出，在比较器由复位状态向比较完成状态转移过程中，a、b结点电压的初态(比较器复位)与终态(比较完成)没有发生任何变化，(均复位至gnd)。在saradc工作过程中，比较器能够完全消除回踢噪声对量化的影响。

本发明提出的比较器电路，由于辅助复位管的加入，完全消除了来自输入管源、漏级对栅极(比较器输入)的回踢噪声。因此相较于现有的改进版低回踢噪声strong-arm的比较器结构进一步消除了回踢噪声对saradc量化精度的影响，更加适用于高速多比较器结构的saradc。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。