噪声检测电路的制作方法

本发明涉及一种检测电路，特别是涉及用于噪声检测的检测电路。

背景技术：

一般来说，为了检测差分信号内的噪声以将噪声滤除，常利用差分差值放大器(differentialdifferenceamplifier:dda)先将差分信号减去参考信号，得到两者间的差值，将该差值放大，再利用比较器依据放大的差值来判断差分信号是否为噪声。其中，比较器仅有单一阈值，因此当具有噪声成分的输入信号输入到比较器时，由于噪声的影响，当输入信号在阈值附近时，比较器的输出信号会在低电平及高电平之间反复摆动。而且，由于需同时配置差分差值放大器及比较器，会使得电路复杂，占用面积多，功耗大。

技术实现要素：

依据本发明一实施例的一种检测电路，用以检测差分信号是否为噪声，其中差分信号包括正相信号及负相信号，所述检测电路包括高阈值触发器，低阈值触发器以及逻辑电路。高阈值触发器接收正相信号，当正相信号由小于第一负向阈值变为大于第一正向阈值，高阈值触发器输出的第一控制信号由第一电平变为第二电平；当正相信号的电压由大于第一正向阈值变为所述第一负向阈值，第一控制信号由第二电平变为第一电平。低阈值触发器接收负相信号，当负相信号由大于第二正向阈值变为小于第二负向阈值，低阈值触发器输出的第二控制信号由第二电平变为第一电平；当负相信号的电压由小于第二负向阈值变为大于第二正向阈值，第二控制信号由第一电平变为第二电平。逻辑电路接所述高阈值触发器以接收第一控制信号，耦接所述低阈值触发器以接收第二控制信号，逻辑电路依据第一控制信号以及第二控制信号指示差分信号是否为噪声，其中，第一正向阈值大于第一负向阈值，第一负向阈值大于第二正向阈值，第二正向阈值大于第二负向阈值。

如上述检测电路，更包括第二低阈值触发器以及第二高阈值触发器。第二低阈值触发器接收正相信号，当正相信号由大于第二正向阈值变为小于第二负向阈值，第二低阈值触发器输出的第三控制信号由第二电平变为第一电平；当正相信号的电压由小于第二负向阈值变为大于第二正向阈值，第三控制信号由第一电平变为第二电平。第二高阈值触发器接收负相信号，当负相信号由小于第一负向阈值变为大于第一正向阈值，第二高阈值触发器输出的第四控制信号由第一电平变为第二电平；当负相信号由大于第一正向阈值变化为小于第一负向阈值，第四控制信号由第二电平变为第一电平。逻辑电路更耦接第二低阈值触发器以接收第三控制信号，耦接第二高阈值触发器以接收第四控制信号，逻辑电路依据第一控制信号，第二控制信号，第三控制信号以及第四控制信号指示所述差分信号是否为噪声。

附图说明

图1为比较器与施密特触发器的输入输出波形图；

图2为本发明实施例的检测电路200的电路图；

图3为本发明实施例图2的检测电路200的触发器的输入输出示意图；

图4为本发明实施例的另一检测电路400的电路图；

图5为本发明实施例图2，图4的高阈值触发器202、404的电路图；

图6为本发明实施例图2，图4的低阈值触发器204、402的电路图；以及

图7为本发明实施例图2，图4的第一电压电平转换器208及第二电压电平转换器210的电路图。

具体实施方式

图1为比较器与施密特触发器(schmitttrigger)的输入输出示意图。如图1(a)所示，由于比较器仅有单一阈值vref，因此当具有噪声成分的输入信号vin输入到比较器时，由于噪声的影响，当输入信号vin在阈值vref附近时，输出信号vout会出现在低电平vol及高电平voh之间反复摆动的情况。如图1(b)所示，由于施密特触发器具有高阈值以及低阈值对该输出信号vout产生迟滞的效果，可以避免输出信号vout出现反复摆动的情况。

图2为本发明实施例的检测电路200的电路图。如图2所示，检测电路200包括高阈值触发器202，低阈值触发器204，逻辑电路206，第一电压电平转换器208，以及第二电压电平转换器210。检测电路200系用以检测一对差分信号中的噪声，即接收该对差分信号并判断该对差分信号是否为噪声，该对差分信号包括正相信号inp及负相信号inn。

第一电压电平转换器208耦接正相信号inp，将正相信号inp的直流电压调整至阈值中点电压vm，并将调整后的正相信号inp，即正相信号inp’，输出至高阈值触发器202。第二电压电平转换器210耦接负相信号inn，将负相信号inn的直流电压调整至阈值中点电压vm，并将调整后的负相信号inn，即负相信号inn’输出至低阈值触发器204。

高阈值触发器202以正相信号inp’作为输入信号，高阈值触发器202检测正相信号inp’的高电平。具体地，当正相信号inp’的电压由小于第一负向阈值vlh变为大于第一正向阈值vhh时，高阈值触发器202输出的第一控制讯号c1由第一电平，例如低电平，变化为第二电平，例如高电平。当正相讯号inp’的电压由大于第一正向阈值vhh变为小于第一负向阈值vlh时，高阈值触发器202输出的第一控制讯号c1由第二电平变化为第一电平。其中，第一正向阈值vhh大于第一负向阈值vlh。

低阈值触发器204以负相信号inn’作为输入信号，低阈值触发器204检测负相信号inn’的低电平。具体地，当负相信号inn’由大于第二正向阈值vhl变为小于第二负向阈值vll，低阈值触发器204输出的第二控制信号c2由第二电平,例如高电平,变化为第一电平,例如低电平。当负相信号inn’由小于第二负向阈值vll变为大于第二正向阈值vhl，低阈值触发器204输出的第二控制信号c2由第一电平变化为第二电平，例如高电平。其中，第二正向阈值vlh大于第二负向阈值vll。

逻辑电路206耦接高阈值触发器202以及低阈值触发器204，以分别接收第一控制信号c1及第二控制信号c2。逻辑电路206对第二控制信号c2进行反相处理，而得到第二反相控制信号当第一控制信号c1及第二反相控制信号中的至少一者为第二电平,例如高电平时，逻辑电路206输出具有第二电平的输出信号out。当第一控制信号c1及第二反相控制信号皆为第一电平,例如低电平时，逻辑电路206输出具有第一电平的输出信号out。

逻辑电路206包括反相器212,n型晶体管214,n型晶体管216,上拉电阻218,电容220，以及反相器222。如图2所示，反相器212耦接低阈值触发器204以接收第二控制信号c2，反相器212对第二控制信号c2进行反相处理，以得到第二反相控制信号n型晶体管214的漏极耦接n型晶体管216的漏极，n型晶体管214的栅极耦接反相器212的输出端，以接收第二反相控制信号n型晶体管214的源极耦接接地电压gnd。n型晶体管216的漏极耦接第一节点1，n型晶体管216的栅极耦接高阈值触发器202的输出端，以接收第一控制信号c1，n型晶体管216的源极耦接接地电压gnd。上拉电阻218的一端耦接电源电压vdd，上拉电阻218的另一端耦接第一节点1。电容220的一端耦接第一节点1，电容220的另一端耦接接地电压gnd。反相器222的输入端耦接第一节点1，反相器222的输出端即逻辑电路206的输出端，用以输出输出信号out。当第一控制信号c1及第二反相控制信号皆为第一电平，例如低电平时，n型晶体管214及n型晶体管216关闭，第一节点1的电压为第二电平，例如高电平，使得输出信号out为第一电平，指示正相信号inp’及负相信号inn’是噪声。当第一控制信号c1及第二反相控制信号中至少一者为第二电平时，n型晶体管214及n型晶体管216中的至少一者导通，第一节点1的电压为第一电平，使得输出信号out为第二电平，指示正相信号inp’及负相信号inn’不是噪声。根据本发明一实施例，逻辑电路206可以为图2所示的或门逻辑替换。根据本发明另一实施例，反相器222可以替换为施密特触发器，以滤除第一节点1的噪声。

图3为图2的高阈值触发器202以及低阈值触发器204的输入输出示意图。参考图3之线段1，当正相信号inp’由小于第一负向阈值vlh变为大于第一正向阈值vhh时，高阈值触发器202输出的第一控制信号c1由第一电平，例如低电平，变化为第二电平，例如高电平。如图3之线段2所示，当正相信号inp’由大于第一正向阈值vhh变为小于第一负向阈值vlh时，高阈值触发器202输出的第一控制信号c1由第二电平变化为第一电平。其中，第一正向阈值vhh大于第一负向阈值vlh。如图3之线段3所示，当负相信号inn’由小于第二负向阈值vll变为大于第二正向阈值vhl时，低阈值触发器204输出的第一控制信号c2由第一电平变化为第二电平。如图3之线段4所示，当负相信号inn’由大于第二负向阈值vhl变为小于第二负向阈值vll时，低阈值触发器204输出的第二控制信号c2由第二电平变化为第一电平。其中，第二正向阈值vhl大于第二负向阈值vll，且第一负向阈值vlh大于第二正向阈值vhl。根据本发明一实施例，当正相信号inp’位于线段1，线段2之间的迟滞窗，或者负相信号inn’位于线段3，线段4之间的迟滞窗时，第一控制信号c1或第二控制信号c2处于不确定的状态。根据本发明一实施例，图3所示的阈值中点电压vm等于第一正向阈值vhh及第二负向阈值vll的平均值(vhh+vll)/2。

图4为本发明实施例的另一检测电路400的电路图。如图4所示，检测电路400除了拥有图2检测电路200的所有组件外，更包括低阈值触发器402以及高阈值触发器404。藉由高阈值触发器202以及低阈值触发器402分别检测正相信号inp’的高电平以及低电平。藉由高阈值触发器404以及低阈值触发器204分别检测负相信号inn’的高电平以及低电平。

低阈值触发器402以正相信号inp’作为输入信号，当正相信号inp’由大于第二正向阈值vhl变为小于第二负向阈值vll时，低阈值触发器402输出的第三控制信号c3由第二电平，例如高电平，变化为第一电平，例如低电平。当正相信号inp’的电压由小于第二负向阈值vll变为大于第二正向阈值vhl时，低阈值触发器402输出的第三控制信号c3由第一电平变化为该第二电平。

高阈值触发器404以负相信号inn’作为输入信号，当负相信号inn’的电压由小于第一负向阈值vlh变为大于第一正向阈值vhh时，高阈值触发器404输出的第四控制信号c4由第一电平变化为第二电平。当负相信号inn’的电压由大于第一正向阈值vhh变化为小于第一负向阈值vlh时，高阈值触发器404输出的第四控制信号c4由第二电平变化为第一电平。

如图4所示，逻辑电路406更耦接第三控制信号c3及第四控制信号c4。逻辑电路406将第三控制信号c3做反相处理，而得到第三反相控制信号当第一控制信号c1、第二反相控制信号第三反相控制信号及第四控制信号c4的至少一者为第二电平，例如高电平时，逻辑电路406输出具有第二电平的输出信号out。当第一控制信号c1、第二反相控制信号第三反相控制信号及该第四控制信号c4皆为第一电平，例如低电平，则逻辑电路406输出具有该第一电平的输出信号out。

逻辑电路406除了拥有图2的逻辑电路206的所有组件外，更包括反相器412，n型晶体管408以及n型晶体管410。反相器412耦接低阈值触发器402以接收第三控制信号c3，反相器412对第三控制信号c3进行反相处理，以得到第三反相控制信号n型晶体管216、n型晶体管214、n型晶体管410、n型晶体管408的栅极各自耦接高阈值触发器202的输出端、反相器212的输出端、反相器412的输出端、高阈值触发器404的输出端以分别接收第一控制信号c1、第二反相控制信号第三反相控制信号以及第四控制信号c4；n型晶体管216、n型晶体管214、n型晶体管410、n型晶体管408的源极彼此相耦接，并且共同耦接至接地电压gnd；n型晶体管216、n型晶体管214、n型晶体管410、n型晶体管408的漏极彼此相耦接，并且共同耦接至第一节点1。当第一控制信号c1、第二反相控制信号第三反相控制信号以及第四控制信号c4皆为第一电平，例如低电平时，n型晶体管216、n型晶体管214、n型晶体管410、n型晶体管408关闭，第一节点1的电压为第二电平，例如高电平，使得输出信号out为第一电平，指示正相信号inp’及负相信号inn’是噪声。当第一控制信号c1、第二反相控制信号第三反相控制信号)及第四控制信号c4中的至少一者为第二电平时，n型晶体管216、n型晶体管214、n型晶体管410、n型晶体管408的至少一者导通，第一节点1的电压为第一电平，使得输出信号out为第二电平，指示正相信号inp’及负相信号inn’不是噪声。根据本发明一实施例，逻辑电路406可以为图4所示的或门逻辑替换。

图5为本发明实施例图2的高阈值触发器202或图4的高阈值触发器404的电路图。如图5所示，高阈值触发器202或高阈值触发器404包括电阻500、电阻502、电阻504、p型晶体管506、p型晶体管508、p型晶体管510、n型晶体管512、n型晶体管514、反相器516、反相器518，以及反相器520。电阻500的一端耦接电源电压vdd，电阻500的另一端耦接p型晶体管506的源极。第二节点2接收。p型晶体管506的栅极耦接第二节点2，p型晶体管506的漏极耦接第三节点3。p型晶体管508的栅极耦接第二节点2，p型晶体管508的源极耦接第三节点3，p型晶体管508的漏极耦接第四节点4。n型晶体管514的栅极耦接第二节点2，n型晶体管514源极耦接n型效晶体管512的漏极，n型晶体管514漏极耦接第四节点4。n型晶体管512的栅极耦接第二节点2，n型晶体管512的源极耦接电阻502的一端。电阻502的另一端耦接接地电压gnd。电阻504的一端耦接电源电压vdd，电阻504的另一端耦接p型晶体管510的源极。p型晶体管510的栅极耦接第五节点5，p型晶体管510的漏极耦接第三节点3。反相器516的输入端耦接第四节点4，反相器516的输出端耦接至第五节点5。反相器518的输入端耦接第五节点5，反向器518的输出端耦接反相器520的输入端，反相器520的输出端为高阈值触发器202或高阈值触发器404的输出端，用以输出第一控制信号c1或第四控制信号c4。

第一正向阈值vhh及第一负向阈值vlh可表示为:

其中，id为n型晶体管或p型晶体管在临界电压vthn或vthp时，流经p型晶体管506、p型晶体管508，以及n型晶体管512、n型晶体管514的电流；r1为电阻500的电阻；r2为电阻502的电阻；r3为电阻504的电阻；vdd即该电源电压vdd；vthn为n型晶体管512、n型晶体管514的临界电压；vthp为p型晶体管506、p型晶体管508、p型晶体管510的临界电压。

藉由调整电阻500、电阻502、及电阻504的数值，可直接调整高阈值触发器202或高阈值触发器404的第一正向阈值vhh及第一负向阈值vlh的大小。

第一正向阈值vhh及第一负向阈值vlh的差值，即高阈值触发器202及高阈值触发器404间的迟滞电压vhh-vlh为：

图6为本发明实施例图2,图4的低阈值触发器204或低阈值触发器402的电路图。如图6所示，低阈值触发器204或低阈值触发器402包括电阻600、电阻602、电阻604、n型晶体管606、n型晶体管608、n型晶体管610、p型晶体管612、p型晶体管614、反相器616、反相器618，以及反相器620。电阻602的一端耦接电源电压vdd，电阻602的另一端耦接p型晶体管612的源极。第六节点6接收正相信号inp’或负相信号inn’。p型晶体管612的栅极耦接第六节点6，p型晶体管612的漏极耦接p型晶体管614的源极。p型晶体管614的栅极耦接第六节点6，p型晶体管614的漏极耦接第八节点8。n型晶体管608的栅极耦接第六节点6，n型晶体管608的源极耦接第七节点7，n型晶体管608的漏极耦接第八节点8。n型晶体管606的栅极耦接第六节点6，n型晶体管606的漏极耦接第七节点7，n型晶体管606的源极耦接电阻600的一端。电阻600的另一端耦接接地电压gnd。反相器616的输入端耦接第八节点8，反相器616的输出端耦接至第九节点9。n型晶体管610的栅极耦接第九节点9，n型晶体管610的漏极耦接第七节点7，n型晶体管610的源极耦接电阻604的一端。电阻604的另一端耦接接地电压gnd。反相器618的输入端耦接第九节点9。反相器620的输入端耦接反向器618的输出端，反相器620的输出端为低阈值触发器204或低阈值触发器402的输出端，用以输出第二控制信号c2或第三控制信号c3。

第二负向阈值vll及第二正向阈值vhl可表示为：

其中，id为n型晶体管或p型晶体管的电压在临界电压vthn或vthp时，流经p型晶体管612、p型晶体管614，以及n型晶体管608的电流；r4为电阻600的电阻；r5为电阻602的电阻；r6为电阻604的电阻；vdd即电源电压vdd；vthn为n型晶体管606、n型晶体管608、n型晶体管610的临界电压；vthp为p型晶体管612、p型晶体管614的临界电压。

藉由调整电阻600、电阻602，及电阻604的数值，可直接调整低阈值触发器204或低阈值触发器402的第二负向阈值vll及第二正向阈值vhl的大小。

第二负向阈值vll及第二正向阈值vhl的差值，即低阈值触发器204或低阈值触发器402间的迟滞电压vhl-vll可表示为；

依据该些算式，设计者可依据前述正相信号inp及负相信号inn的振幅大小，适当地调整电阻500、502、504、600、602、604的电阻值，而得到符合电路设计需求的第一正向阈值vhh、第一负向阈值vlh、第二负向阈值vll，以及第二正向阈值vhl。

图7为本发明实施例图2的第一电压电平转换器208或图4的第二电压电平转换器210的电路图。如图7所示，第一电压电平转换器208或第二电压电平转换器210包括电容700、电阻702、电阻704、p型晶体管706、p型晶体管708、n型晶体管710，以及n型晶体管712。电容700的一端耦接正相信号inp或负相信号inn，电容700的另一端耦接第十节点10。电阻702的一端耦接电源电压vdd，电阻702的另一端耦接p型晶体管706的源极。p型晶体管706的栅极耦接第十节点10，p型晶体管706的漏极耦接p型晶体管708的源极。p型晶体管708的栅极及漏极耦接第十节点10。n型晶体管712的栅极及漏极耦接第十节点10，n型晶体管712的源极耦接n型晶体管710的漏极。n型晶体管710的栅极耦接第十节点10，n型晶体管710的源极耦接电阻704的一端。电阻704的另一端耦接接地电压gnd。以第十节点10为该第一电压电平转换器208或第二电压电平转换器210的输出端，用以输出直流电压经调整的正相信号inp’或负相信号inn’。

正相信号inp或负相信号inn的直流电压vcm可表示为：

其中，r7为电阻702的电阻；r8为电阻704的电阻；vdd即电源电压vdd；vthn为n型金氧半场效晶体管710、712的临界电压；vthp为p型金氧半场效晶体管706、708的临界电压。

藉由调整电阻702及电阻704的电阻值，可改变该第一电压电平转换器208或第二电压电平转换器210所输出的正相信号inp或负相信号inn的直流电平vcm。

依据前述vhh及vll的算式，可知阈值中点电压vm，即图3所示之vm可表示为：

比较上述vcm及vm，当电阻702的电阻值r7等于电阻704的电阻值r8，则直流电平vcm将会等于阈值中点电压vm，因此第一电压电平转换器208或第二电压电平转换器210可以精确地跟踪由高阈值触发器202、404及低阈值触发器204、402所构成的阈值窗口(vhh-vll)的阈值中点电压vm。

当本发明之检测电路200、400所接收的正相信号inp或负相信号inn的振幅小于第一正向阈值vhh及第二负向阈值vll的差值vhh-vll时，逻辑电路206、406的输出信号out为第一电平，例如低电平，而将正相信号inp或负相信号inn视为噪声。当正相信号inp或负相信号inn的振幅大于第一正向阈值vhh及第二负向阈值vll的差值vhh-vll时，逻辑电路206、406的输出信号out为第二电平，例如高电平，而将正相信号inp或负相信号inn视为正常信号。

其中，检测电路200是利用高阈值触发器202检测正相信号inp的高电平，利用低阈值触发器204检测负相信号inn的低电平，以达到幅度检测的目的,检测电路200具有面积小，功耗少的效果，适用于输入差分信号，即正相信号inp和负相信号inn的频率较为固定的环境。检测电路400则是利用高阈值触发器202，低阈值触发器402分别检测正相信号inp的高电平及低电平，利用高阈值触发器402，低阈值触发器204分别检测负相信号inn的高电平及低电平，检测电路400具有检测精度高，覆盖频率范围广的效果，适用于输入差分信号，即正相信号inp和负相信号inn的频率复杂多变的环境。

虽然本发明的实施例如上述所描述，我们应该明白上述所呈现的只是范例，而不是限制。依据本实施例上述示范实施例的许多改变是可以在没有违反发明精神及范围下被执行。因此，本发明的广度及范围不该被上述所描述的实施例所限制。更确切地说，本发明的范围应该要以以下的申请专利范围及其相等物来定义。