一种误差校准装置、方法、锁相环以及芯片与流程

本申请涉及集成电路技术领域，具体而言，涉及一种误差校准装置、方法、锁相环以及芯片。

背景技术：

在传统的锁相环中，锁相环一般包括：tdc(timetodigitalconvert，时间数字转换器)、数字环路滤波器、dsm(deltasigmamodulator，调制器)、热编码器、电流产生器、dco(digitallycontrolledoscillator，数控振荡器)以及分频器。

其中，锁相环预设的参考时钟被输入到tdc，而分频器输出的信号则作为反馈时钟也输入到tdc，tdc可以确定出反馈时钟和参考时钟的相位差。由于tdc为模拟电路模块，故tdc可以利用相位差除以自身内部的反相器的单位延时，从而得到输出编码，并将其输出到数字环路滤波器进行滤波。而数字环路滤波器则将滤波后的编码分别输出到dsm以及热编码器。dsm进一步将滤噪后的编码中小数部分的噪声滤除，并将其输入到电流产生器；而热编码器则将滤波后的编码中整数部分转换为温度计码，并将其也输入到电流产生器。而电流产生器则基于输入的参数去控制dco的振荡，以调整dco输出的时钟。最后，dco调整后输出的时钟则经由分频器分频后再作为反馈时钟输入tdc，从而形成闭环调节，直至参考时钟和反馈时钟之间没有相位差，由此实现锁相。

可以理解到，正由于tdc为模拟电路模块，其内部反向器的单位延时会随pvt(“p”为“process”，其是指tdc的制造时采用的工艺、“v”为“voltage”，其是指tdc工作时加载的电压大小、“t”为“temperature”，其是指tdc工作时的温度)变化而变化。比如，当tdc采用偏慢的工艺制造时，其单位延时偏大，导致tdc输出的编码偏小；当tdc采用偏快的工艺制造时，其单位延时偏小，导致tdc输出的编码偏大；当tdc工作的温度偏低时，其单位延时偏大，导致tdc输出的编码偏小；而tdc工作的温度偏高时，其单位延时偏小，导致tdc输出的编码偏大。而单位延时的变化会导致tdc输出的编码不稳定，而不稳定的编码经由前述的一系列处理后会进一步导致dco输出的时钟存在明显的抖动。

技术实现要素：

本申请实施例的目的在于提供一种误差校准装置、方法、锁相环以及芯片，用以实现输出到数字环路滤波器的结果不会因单位延时变化的影响而不稳定，并缓解dco输出的时钟的抖动。

第一方面，本申请实施例提供了一种误差校准装置，所述装置包括：相位偏移控制器，用于与所述锁相环中的dco的输出端以及tdc的输入端连接；输出校准器，用于与所述tdc的输出端以及所述锁相环中的数字环路滤波器的输入端连接；所述相位偏移控制器，用于将所述dco在第二时刻输出的反馈时钟和预设的参考时钟输入所述tdc；所述输出校准器，用于将所述tdc输出的实际编码与预设的校验编码相比，以及将相比的结果输出到所述数字环路滤波器；其中，所述实际编码＝所述dco在第二时刻输出的反馈时钟和所述预设的参考时钟的相位差/所述tdc的单位延时；所述校验编码为：由所述相位偏移控制器将所述dco在第一时刻输出的反馈时钟和/或所述预设的参考时钟偏移以形成预设的相位差，并将形成所述预设的相位差的参考时钟和反馈时钟输入所述tdc而获得；所述校验编码＝所述预设的相位差/所述单位延时。

在本申请实施例中，输出校准器预先设置了等于预设的相位差/单位延时的校验编码，在投入实际应用后，当tdc输出等于实际的相位差/单位延时的实际编码时，输出校准器通过将实际编码与校验编码相比，便可以将二者共同包含的单位延时消除，使得输出到数字环路滤波器的结果不会因单位延时变化的影响而不稳定，并缓解dco输出的时钟的抖动。

结合第一方面，在第一种可能的实现方式中，所述相位偏移控制器，用于将所述dco在第一时刻输出的反馈时钟前置偏移，使得前置偏移的反馈时钟前置于所述预设的参考时钟半个时钟周期，并将所述前置偏移的反馈时钟和所述预设的参考时钟输入所述tdc；以及还用于将所述dco在第一时刻输出的反馈时钟后置偏移，使得后置偏移的反馈时钟后置于所述预设的参考时钟半个时钟周期，并将所述后置偏移的反馈时钟和所述预设的参考时钟输入所述tdc；所述输出校准器，用于记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

本申请实施例中，一方面，由于整体偏移的相位差为一个完整的时钟周期，故利用该相位差可以比较方便地进行校验编码地计算；另一方面，由于每次都是以半个时钟周期进行偏移，其精度比较高，可以降低偏移的误差。

结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述相位偏移控制器，包括：状态机以及相位偏移电路；所述状态机，用于将所述dco在第一时刻输出的反馈时钟以及所述预设的参考时钟输出所述相位偏移电路，并先向所述相位偏移电路发送第一指令，再向所述相位偏移电路发送第二指令；所述相位偏移电路，用于在接收到所述dco在第一时刻输出的反馈时钟以及所述预设的参考时钟后，先根据所述第一指令，将所述dco在第一时刻输出的反馈时钟前置偏移，并将所述前置偏移的反馈时钟和所述预设的参考时钟输入所述tdc，再根据所述第二指令，将所述dco在第一时刻输出的反馈时钟后置偏移，并将所述后置偏移的反馈时钟和所述预设的参考时钟输入所述tdc；以及，所述状态机，还用于将所述dco在第二时刻输出的反馈时钟和所述预设的参考时钟输入所述tdc。

本申请实施例中，通过状态机来专门对执行偏移的时序进行控制，可以确保偏移操作能够有序执行。

结合第一方面，在第三种可能的实现方式中，所述相位偏移控制器，用于将所述dco在第一时刻输出的反馈时钟前置偏移，并将所述预设的参考时钟后置偏移，使得前置偏移的反馈时钟前置于后置偏移的参考时钟半个时钟周期，并将所述前置偏移的反馈时钟和所述后置偏移的参考时钟输入所述tdc；以及还用于将所述dco在第一时刻输出的反馈时钟后置偏移，并将所述预设的参考时钟前置偏移，使得后置偏移的反馈时钟后置于前置偏移的参考时钟半个时钟周期，并将所述后置偏移的反馈时钟和所述前置偏移的参考时钟输入所述tdc；

所述输出校准器，用于记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

本申请实施例中，一方面，由于整体偏移的相位差为一个完整的时钟周期，故利用该相位差可以比较方便地进行校验编码地计算；另一方面，由于每次都是以半个时钟周期进行偏移，其精度比较高，可以降低偏移的误差。

结合第一方面，在第四种可能的实现方式中，所述相位偏移控制器，用于将所述预设的参考时钟后置偏移，使得所述dco在第一时刻输出的反馈时钟前置于所述后置偏移的参考时钟半个时钟周期，并将所述dco输出的反馈时钟和所述后置偏移的参考时钟输入所述tdc；以及还用于将所述预设的参考时钟前置偏移，使得所述dco在第一时刻输出的反馈时钟后置于所述前置偏移的参考时钟半个时钟周期，并将所述dco在第一时刻输出的反馈时钟和所述前置偏移的参考时钟输入所述tdc；所述输出校准器，用于记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

本申请实施例中，一方面，由于整体偏移的相位差为一个完整的时钟周期，故利用该相位差可以比较方便地进行校验编码地计算；另一方面，由于每次都是以半个时钟周期进行偏移，其精度比较高，可以降低偏移的误差。

结合第一方面的第一种到第四种中任一种可能的实现方式，在第五种可能的实现方式中，所述输出校准器包括：存储器、减法器、除法器以及乘法器，所述存储器分别与所述减法器和所述相位偏移控制器连接，所述减法器与所述除法器连接；所述存储器还用于与所述tdc的输出端连接，所述除法器用于与所述tdc的输出端连接，而所述乘法器用于与所述数字环路滤波器的输入端连接；所述存储器，用于存储所述第一编码以及所述第二编码；以及用于基于所述相位偏移控制器的控制，将所述第一编码和所述第二编码输出到所述减法器；所述减法器，用于将所述第一编码与所述第二编码相减获得所述校验编码，并将所述校验编码输出到所述除法器；所述除法器，用于将所述校验编码与所述实际编码相除获得商值，并将所述商值输出到所述乘法器；所述乘法器，用于将所述商值与预设值相乘获得所述结果，并将所述结果输出到所述数字环路滤波器。

本申请实施例中，通过设置硬件的各运算电路来对校验编码与实际编码的计算，其效率很高，且不占用软件的资源。

第二方面，本申请实施例提供了一种误差校准方法，所述方法包括：将锁相环中dco在第二时刻输出的反馈时钟和预设的参考时钟输入所述锁相环中的tdc；将所述tdc输出的实际编码与预设的校验编码相比，以及将相比的结果输出到所述锁相环中的数字环路滤波器；其中，所述实际编码＝所述dco在第二时刻输出的反馈时钟和所述预设的参考时钟的相位差/所述tdc的单位延时；所述校验编码为：通过将所述dco在第一时刻输出的反馈时钟和/或所述预设的参考时钟偏移以形成预设的相位差，并将形成所述预设的相位差的参考时钟和反馈时钟输入所述tdc而获得；所述校验编码＝所述预设的相位差/所述单位延时。

结合第二方面，在第一种可能的实现方式中，确定出所述校验编码的步骤包括：将所述dco在第一时刻输出的反馈时钟前置偏移，使得前置偏移的反馈时钟前置于所述预设的参考时钟半个时钟周期，并将所述前置偏移的反馈时钟和所述预设的参考时钟输入所述tdc；以及，将所述dco在第一时刻输出的反馈时钟后置偏移，使得后置偏移的反馈时钟后置于所述预设的参考时钟半个时钟周期，并将所述后置偏移的反馈时钟和所述预设的参考时钟输入所述tdc；记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

结合第二方面，在第二种可能的实现方式中，确定出所述校验编码的步骤包括：将所述dco在第一时刻输出的反馈时钟前置偏移，并将所述预设的参考时钟后置偏移，使得前置偏移的反馈时钟前置于后置偏移的参考时钟半个时钟周期，并将所述前置偏移的反馈时钟和所述后置偏移的参考时钟输入所述tdc；以及，将所述dco在第一时刻输出的反馈时钟后置偏移，并将所述预设的参考时钟前置偏移，使得后置偏移的反馈时钟后置于前置偏移的参考时钟半个时钟周期，并将所述后置偏移的反馈时钟和所述前置偏移的参考时钟输入所述tdc；记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

结合第二方面，在第三种可能的实现方式中，确定出所述校验编码的步骤包括：将所述预设的参考时钟后置偏移，使得所述dco在第一时刻输出的反馈时钟前置于所述后置偏移的参考时钟半个时钟周期，并将所述dco输出的反馈时钟和所述后置偏移的参考时钟输入所述tdc；以及，将所述预设的参考时钟前置偏移，使得所述dco在第一时刻输出的反馈时钟后置于所述前置偏移的参考时钟半个时钟周期，并将所述dco在第一时刻输出的反馈时钟和所述前置偏移的参考时钟输入所述tdc；记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

结合第二方面或第二方面的第一种到第三种中任一种可能的实现方式，在第四种可能的实现方式中，将所述tdc输出的实际编码与预设的校验编码相比，以及将相比的结果输出到所述锁相环中的数字环路滤波器，包括：将所述校验编码与所述实际编码相除获得商值；将所述商值与预设值相乘获得所述结果，并将所述结果输出到所述数字环路滤波器。

第三方面，本申请实施例提供了一种锁相环，所述锁相环包括：输出校准器、dco、tdc；数字环路滤波器，所述输出校准器与所述tdc的输出端以及所述数字环路滤波器的输入端连接，所述dco的输出端与所述tdc的输入端连接，所述数字环路滤波器与所述dco的输入端连接；所述dco，用于在第二时刻将反馈时钟输出到所述tdc；所述tdc，用于根据所述反馈时钟以及预设的参考时钟，确定出实际编码，并将所述实际编码输出到所述输出校准器；所述输出校准器，用于将所述实际编码与预设的校验编码相比，以及将相比的结果输出到所述数字环路滤波器；其中，所述实际编码＝所述dco在第二时刻输出的反馈时钟和所述预设的参考时钟的相位差/所述tdc的单位延时；所述校验编码为：通过将所述dco在第一时刻输出的反馈时钟和/或所述预设的参考时钟偏移以形成预设的相位差，并将形成所述预设的相位差的参考时钟和反馈时钟输入所述tdc而获得；所述校验编码＝所述预设的相位差/所述单位延时；所述数字环路滤波器，用于将所述结果滤波后输入到所述dco，以调整所述dco的输出。

结合第三方面，在第一种可能的实现方式中，所述锁相环还包括：相位偏移控制器，所述相位偏移控制器与所述dco的输出端以及所述tdc的输入端连接；所述相位偏移控制器，用于将所述dco在第一时刻输出的反馈时钟和/或所述预设的参考时钟偏移以形成预设的相位差，并将形成所述预设的相位差的参考时钟和反馈时钟输入所述tdc。

第四方面，本申请实施例提供了一种非易失计算机可读储存介质，存储有程序代码，当所述程序代码被计算机运行时执行如第二方面或第二方面的任一种可能的实现方式所述的误差校准方法。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种误差校准装置的第一结构框图；

图2为本申请实施例提供的一种误差校准装置的第二结构框图；

图3a为本申请实施例提供的一种误差校准装置中时钟偏移的第一波形图；

图3b为本申请实施例提供的一种误差校准装置中时钟偏移的第二波形图；

图4a为本申请实施例提供的一种误差校准装置中时钟偏移的第三波形图；

图4b为本申请实施例提供的一种误差校准装置中时钟偏移的第四波形图；

图5a为本申请实施例提供的一种误差校准装置中时钟偏移的第五波形图；

图5b为本申请实施例提供的一种误差校准装置中时钟偏移的第六波形图；

图6为本申请实施例提供的一种锁相环的第一结构框图；

图7为本申请实施例提供的一种锁相环的第二结构框图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

请参阅图1，本申请实施例提供了一种误差校准装置100，该误差校准装置100可以应用到锁相环中，而该误差校准装置100可以包括：相位偏移控制器110、以及输出校准器120。其中，相位偏移控制器110用于与锁相环中的dco的输出端以及tdc的输入端连接(实际上，相位偏移控制器110与dco并不是直接连接，而通过分频器间接的与dco连接)，输出校准器120用于与tdc的输出端以及锁相环中的数字环路滤波器连接。

本实施例中，误差校准装置100实现校准的原理为先将偏移预设相位差的时钟输入tdc，以获得tdc输出的由预设的相位差/tdc内反相器的单位延时形成的校验编码。这样，后续应用中，通过将该校验编码与tdc实际应用中输出的实际编码相除，则实现了将单位延时消除，使得将相比后的结果输入到数字环路滤波器后，其不会因单位延时变化的影响而不稳定，并缓解dco输出的时钟的抖动。

进一步的，为实现上述技术效果，误差校准装置100可以在投入实际应用之前的准备阶段确定出校验编码，其中，准备阶段可以在误差校准装置100出厂之前进行，也可以是在误差校准装置100实际应用中每次使用时进行，或者还可以是在每一次tdc的pvt变化时进行。

关于准备阶段：相位偏移控制器110可以将dco在第一时刻输出的反馈时钟和/或预设的参考时钟偏移以形成预设的相位差，再将形成该预设的相位差的参考时钟和反馈时钟输入tdc，其中，dco在第一时刻输出的反馈时钟实际为dco通过分频器输出的反馈时钟，为便于理解，后文将dco通过分频器输出的反馈时钟统一描述为dco在第一时刻输出的反馈时钟。

输出校准器120则记录所述tdc输出的校验编码，其中，校验编码＝该预设的相位差/tdc内反相器的单位延时。

进一步的，完成准备阶段后，误差校准装置100便可以进入实际应用阶段。

关于实际应用阶段：相位偏移控制器110，则用于将dco在第二时刻输出的反馈时钟和预设的参考时钟再输入tdc；

输出校准器120则将tdc输出的实际编码与校验编码相比，以及将相比的结果输出到数字环路滤波器，其中，实际编码＝dco在第二时刻输出的反馈时钟和预设的参考时钟之间实际的相位差/单位延时。

可以理解到，输出校准器120在准备阶段存储了等于预设的相位差/单位延时的校验编码，在投入实际应用后，当tdc输出等于实际的相位差/单位延时的实际编码时，输出校准器120通过将实际编码与校验编码相比，便可以将二者共同包含的单位延时消除，使得输出到数字环路滤波器的结果不会因单位延时变化的影响而不稳定，并缓解dco输出的时钟的抖动。

还需要说明的是，第一时刻为准备阶段中的某一个时刻，而第二时刻则为实际应用阶段中的某一个时刻，其都可以根据实际的需求进行选择。

下面将分别从准备阶段以及实际应用阶段，对误差校准装置100的原理进行详细介绍。

1.针对准备阶段：

本实施例中，为便于计算，预设的相位差可以为一个时钟周期，为确保偏移的精度比较高，相位偏移控制器110可以以半个时钟周期为单位进行两次偏移以组合形成一个时钟周期的预设相位差。

作为以半个时钟周期进行偏移的第一种示例性方式，在两次偏移的每次偏移中，相位偏移控制器110可以只对dco在第一时刻输出的反馈时钟进行偏移。

示例性的，相位偏移控制器110，用于将dco在第一时刻输出的反馈时钟前置偏移，使得前置偏移的反馈时钟前置于预设的参考时钟半个时钟周期，并将前置偏移的反馈时钟和预设的参考时钟输入到tdc中。

以及相位偏移控制器110，还用于将dco在第一时刻输出的反馈时钟后置偏移，使得后置偏移的反馈时钟后置于预设的参考时钟半个时钟周期，并将后置偏移的反馈时钟和预设的参考时钟输入到tdc中。

这样，前置的半个时钟周期和后置的半个时钟周期加起来，即实现了整体上偏移一个时钟周期。

请参阅图2，作为实现两次偏移的具体方式，由于涉及到两次偏移，故需要相位偏移控制器110对两次偏移的时序进行控制，因此，相位偏移控制器110可以包括：状态机111，以及与状态机111连接的相位偏移电路112。其中，状态机111可以用于分别与tdc以及dco连接，而相位偏移电路112则用于与tdc连接。

状态机111用于通过预设的控制逻辑控制相位偏移电路112先后执行两次半个时钟周期偏移的时序。比如，状态机111在接收到dco在第一时刻输出的反馈时钟以及预设的参考时钟后，状态机111根据预设的控制逻辑，将dco在第一时刻输出的反馈时钟以及预设的参考时钟输出到相位偏移电路112，然后，状态机111再根据预设的控制逻辑，先向相位偏移电路112发送用于指示相位偏移电路112执行第一次半个时钟周期偏移的第一指令，以及再向相位偏移电路112发送用于指示相位偏移电路112执行第二次半个时钟周期偏移的第二指令，其中，为便于控制，第一指令和第二指令均为数字信号。

需要说明的是，发送第一指令和第二指令之间的间隔可以设置的长一些，以确保相位偏移电路112已经根据第一指令执行完第一次半个时钟周期的偏移后，才发送第二指令。

对应的，相位偏移电路112则用于根据先后接收到第一指令以及第二指令，依次将dco在第一时刻输出的反馈时钟前置偏移以及后置偏移。比如，相位偏移电路112先接收到状态机111输入由dco在第一时刻输出的反馈时钟以及预设的参考时钟；之后，相位偏移电路112先接收到状态机111发送的第一指令，在第一指令的触发下，将dco在第一时刻输出的反馈时钟相较于预设的参考时钟进行前置偏移，使得前置偏移的反馈时钟前置于预设的参考时钟半个时钟周期，其中，在前置偏移的过程中，相位偏移电路112可以不断检测正在偏移的反馈时钟与预设的参考时钟之间的相位差变化，在检测到相位差变化到前置半个时钟周期时，便停止偏移；完成第一次偏移后，相位偏移电路112便将前置偏移的反馈时钟和预设的参考时钟输入到tdc中。之后，相位偏移电路112再接收到状态机111发送的第二指令，在第二指令的触发下，将dco在第一时刻输出的反馈时钟相较于预设的参考时钟进行后置偏移，使得后置偏移的反馈时钟后置于预设的参考时钟半个时钟周期，其中，在后置偏移的过程中，相位偏移电路112也可以不断检测正在偏移的反馈时钟与预设的参考时钟之间的相位差变化，在检测到相位差变化到后置半个时钟周期时，便停止偏移；完成第二次偏移后，相位偏移电路112则将后置偏移的反馈时钟和预设的参考时钟输入到tdc中。

本实施例中，tdc在接收到相位偏移电路112输出的前置偏移的反馈时钟和预设的参考时钟后，tdc可以确定出为前置半个时钟周期的相位差。并且，由于前置偏移的反馈时钟前置于预设的参考时钟半个时钟周期，故tdc确定出该相位差为正，而tdc利用该为正的相位差除以自身预设的单位延时，便可以确定为正的第一编码，并将其输出到输出校准器120。之后，tdc在接收到相位偏移电路112输出的后置偏移的反馈时钟和预设的参考时钟后，tdc可以确定出为后置半个时钟周期的相位差。并且，由于后置偏移的反馈时钟后置于预设的参考时钟半个时钟周期，故tdc确定出该相位差为负，而tdc利用该为负的相位差除以自身预设的单位延时，便可以确定为负的第二编码，并将其输出到输出校准器120。

请参阅图3a和图3b，下面通过一个示例来介绍本方案。

假设1：在锁相环的环路处于快要锁定但没有完全锁定的状态时，校准开始，dco在第一时刻输出的反馈时钟相较于预设的参考时钟，两者几乎同相位。然后，相位偏移电路112在第一指令的触发下，相位偏移电路112不调整预设的参考时钟，并沿v1方向将dco在第一时刻输出的反馈时钟前置偏移为t/2的相位差，使得前置偏移的反馈时钟较于预设的参考时钟前置半个时钟周期t/2，其中，t为dco输出的时钟频率周期。之后，相位偏移电路112在第二指令的触发下，相位偏移电路112不调整预设的参考时钟，并沿v2方向将dco在第一时刻输出的反馈时钟后置偏移为t/2的相位差，使得后置偏移的反馈时钟较于预设的参考时钟前置半个时钟周期t/2。

本实施例中，作为以半个时钟周期进行偏移的第二种示例性方式，在两次偏移的每次偏移中，相位偏移控制器110对dco在第一时刻输出的反馈时钟以及预设的参考时钟均进行偏移。

示例性的，相位偏移控制器110，用于将dco在第一时刻输出的反馈时钟前置偏移，并将预设的参考时钟后置偏移，使得前置偏移的反馈时钟前置于后置偏移的参考时钟半个时钟周期，并将前置偏移的反馈时钟和后置偏移的参考时钟输入到tdc中。

以及，相位偏移控制器110，还用于将dco在第一时刻输出的反馈时钟后置偏移，并将预设的参考时钟前置偏移，使得后置偏移的反馈时钟后置于前置偏移的参考时钟半个时钟周期，并将后置偏移的反馈时钟和前置偏移的参考时钟输入到tdc中。

这样，前置的半个时钟周期和后置的半个时钟周期加起来，也实现了整体上偏移一个时钟周期。

也请参阅图2，作为实现两次偏移的具体方式，由于也涉及到两次偏移，故也需要相位偏移控制器110对两次偏移的时序进行控制，因此，相位偏移控制器110也可以包括：状态机111，以及与状态机111连接的相位偏移电路112。其中，状态机111可以用于分别与tdc以及dco连接，而相位偏移电路112则用于与tdc连接。

状态机111也用于通过预设的控制逻辑控制相位偏移电路112先后执行两次半个时钟周期偏移的时序。比如，状态机111在接收到dco在第一时刻输出的反馈时钟以及预设的参考时钟后，状态机111根据预设的控制逻辑，将dco在第一时刻输出的反馈时钟以及预设的参考时钟输出到相位偏移电路112，然后，状态机111再根据预设的控制逻辑，先向相位偏移电路112发送用于指示相位偏移电路112执行第一次半个时钟周期偏移的第一指令，以及再向相位偏移电路112发送用于指示相位偏移电路112执行第二次半个时钟周期偏移的第二指令，其中，为便于控制，第一指令和第二指令均为数字信号。

需要说明的是，发送第一指令和第二指令之间的间隔可以设置的长一些，以确保相位偏移电路112已经根据第一指令执行完第一次半个时钟周期的偏移后，才发送第二指令。

对应的，相位偏移电路112则用于根据先后接收到第一指令以及第二指令，将dco在第一时刻输出的反馈时钟和预设的参考时钟依次进行两次偏移。比如，相位偏移电路112先接收到状态机111输入由dco在第一时刻输出的反馈时钟以及预设的参考时钟；之后，相位偏移电路112先接收到状态机111发送的第一指令，在第一指令的触发下，将dco在第一时刻输出的反馈时钟相较于预设的参考时钟进行前置偏移，以及将预设的参考时钟相较于dco在第一时刻输出的反馈时钟进行后置偏移，使得前置偏移的反馈时钟前置于后置偏移的参考时钟半个时钟周期。在完成第一次偏移后，相位偏移电路112便将前置偏移的反馈时钟和后置偏移的参考时钟输入到tdc中。之后，相位偏移电路112再接收到状态机111发送的第二指令，在第二指令的触发下，将dco在第一时刻输出的反馈时钟相较于预设的参考时钟进行后置偏移，将预设的参考时钟相较于dco在第一时刻输出的反馈时钟进行前置偏移，使得后置偏移的反馈时钟后置于前置偏移的参考时钟半个时钟周期。在完成第二次偏移后，相位偏移电路112则将后置偏移的反馈时钟和前置偏移的参考时钟输入到tdc中。

本实施例中，tdc在接收到相位偏移电路112输出的前置偏移的反馈时钟和后置偏移的参考时钟后，tdc可以确定出为前置半个时钟周期的相位差。并且，也由于前置偏移的反馈时钟前置于后置偏移的参考时钟半个时钟周期，故tdc确定出该相位差为正，而tdc利用该为正的相位差除以自身预设的单位延时，便可以确定为正的第一编码，并将其输出到输出校准器120。之后，tdc在接收到相位偏移电路112输出的后置偏移的反馈时钟和前置偏移的参考时钟后，tdc可以确定出为后置半个时钟周期的相位差。并且，由于后置偏移的反馈时钟后置于前置偏移的参考时钟半个时钟周期，故tdc确定出该相位差为负，而tdc利用该为负的相位差除以自身预设的单位延时，便可以确定为负的第二编码，并将其输出到输出校准器120。

请参阅图4a和图4b，下面也通过一个示例来介绍本方案。

假设2：在锁相环的环路处于快要锁定但没有完全锁定的状态时，校准开始，dco在第一时刻输出的反馈时钟相较于预设的参考时钟，两者几乎同相位。然后，相位偏移电路112在第一指令的触发下，相位偏移电路112沿v1方向将dco在第一时刻输出的反馈时钟前置偏移，以及沿v2方向将预设的参考时钟后置偏移，使得前置偏移的反馈时钟较于后置偏移的参考时钟前置半个时钟周期t/2，其中，t为dco输出的时钟频率周期。之后，相位偏移电路112在第二指令的触发下，沿v2方向将dco在第一时刻输出的反馈时钟后置偏移，以及沿v1方向将预设的参考时钟前置偏移，使得后置偏移的反馈时钟较于前置偏移的参考时钟后置半个时钟周期t/2。

本实施例中，作为以半个时钟周期进行偏移的第三种示例性方式，在两次偏移的每次偏移中，相位偏移控制器110可以只对预设的参考时钟进行偏移。

示例性的，相位偏移控制器110，用于将预设的参考时钟后置偏移，使得dco在第一时刻输出的反馈时钟前置于后置偏移的参考时钟半个时钟周期，并将dco在第一时刻输出的反馈时钟和后置偏移的参考时钟输入到tdc中。

以及相位偏移控制器110，还用于将预设的参考时钟前置偏移，使得dco在第一时刻输出的反馈时钟后置于前置偏移的参考时钟半个时钟周期，并将dco在第一时刻输出的反馈时钟与前置偏移的参考时钟输入到tdc中。

这样，前置的半个时钟周期和后置的半个时钟周期加起来，也实现了整体上偏移一个时钟周期。

请参阅图2，作为实现两次偏移的具体方式，由于涉及到两次偏移，故也需要相位偏移控制器110对两次偏移的时序进行控制，因此，相位偏移控制器110也可以包括：状态机111，以及与状态机111连接的相位偏移电路112。其中，状态机111可以用于分别与tdc以及dco连接，而相位偏移电路112则用于与tdc连接。

状态机111也用于通过预设的控制逻辑控制相位偏移电路112先后执行两次半个时钟周期偏移的时序。比如，状态机111在接收到dco在第一时刻输出的反馈时钟以及预设的参考时钟后，状态机111根据预设的控制逻辑，将dco在第一时刻输出的反馈时钟以及预设的参考时钟输出到相位偏移电路112，然后，状态机111再根据预设的控制逻辑，先向相位偏移电路112发送用于指示相位偏移电路112执行第一次半个时钟周期偏移的第一指令，以及再向相位偏移电路112发送用于指示相位偏移电路112执行第二次半个时钟周期偏移的第二指令，其中，为便于控制，第一指令和第二指令也均为数字信号。

需要说明的是，发送第一指令和第二指令之间的间隔可以设置的长一些，以确保相位偏移电路112已经根据第一指令执行完第一次半个时钟周期的偏移后，才发送第二指令。

对应的，相位偏移电路112则用于根据先后接收到第一指令以及第二指令，依次将预设的参考时钟后置偏移以及前置偏移。比如，相位偏移电路112先接收到状态机111输入由dco在第一时刻输出的反馈时钟以及预设的参考时钟；之后，相位偏移电路112先接收到状态机111发送的第一指令，在第一指令的触发下，将预设的参考时钟相较于dco在第一时刻输出的反馈时钟进行后置偏移，使得dco在第一时刻输出的反馈时钟前置于后置偏移的参考时钟半个时钟周期。在完成第一次偏移后，相位偏移电路112便将前置偏移的参考时钟和dco在第一时刻输出的反馈时钟输入到tdc中。之后，相位偏移电路112再接收到状态机111发送的第二指令，在第二指令的触发下，将预设的参考时钟相较于dco在第一时刻输出的反馈时钟进行前置偏移，使得dco在第一时刻输出的反馈时钟后置于前置偏移的参考时钟半个时钟周期。在完成第二次偏移后，相位偏移电路112则将dco在第一时刻输出的反馈时钟和前置偏移的参考时钟输入到tdc中。

本实施例中，tdc在接收到相位偏移电路112输出的后置偏移的参考时钟和dco在第一时刻输出的反馈时钟后，tdc可以确定出为前置半个时钟周期的相位差。并且，由于dco在第一时刻输出的反馈时钟前置于后置偏移的参考时钟半个时钟周期，故tdc确定出该相位差为正，而tdc利用该为正的相位差除以自身预设的单位延时，便可以确定为正的第一编码，并将其输出到输出校准器120。之后，tdc在接收到相位偏移电路112输出的前置偏移的参考时钟和dco在第一时刻输出的反馈时钟后，tdc可以确定出为后置半个时钟周期的相位差。并且，由于dco在第一时刻输出的反馈时钟后置于前置偏移的参考时钟半个时钟周期，故tdc确定出该相位差为负，而tdc利用该为负的相位差除以自身预设的单位延时，便可以确定为负的第二编码，并将其输出到输出校准器120。

请参阅图5a和图5b，下面通过一个示例来介绍本方案。

假设3：在锁相环的环路处于快要锁定但没有完全锁定的状态时，校准开始，dco在第一时刻输出的反馈时钟相较于预设的参考时钟，两者几乎同相位。然后，相位偏移电路112在第一指令的触发下，相位偏移电路112不调整dco在第一时刻输出的反馈时钟，并沿v2方向将预设的参考时钟后置偏移为t/2的相位差，使得dco在第一时刻输出的反馈时钟较于后置偏移的参考时钟前置半个时钟周期t/2，其中，t为dco输出的时钟频率周期。之后，相位偏移电路112在第二指令的触发下，相位偏移电路112也不调整dco在第一时刻输出的反馈时钟，并沿v1方向将预设的参考时钟前置偏移为t/2的相位差，使得dco在第一时刻输出的反馈时钟较于前置偏移的参考时钟前置半个时钟周期t/2。

请继续参阅图2，输出校准器120可以包括：存储器121、与存储器121连接的减法器122、与减法器122连接的除法器123、以及与除法器123连接的乘法器123。其中，存储器121还用于与tdc的输出端连接，除法器123还用于与tdc的输出端连接，而乘法器123则用于与数字环路滤波器的输入端连接。

本实施例中，由于存储器121与相位偏移控制器110连接，比如与相位偏移控制器110中的相位偏移电路112连接，故存储器121可以将相位偏移电路112输出的第一编码以及第二编码存储。而存储器121基于相位偏移控制器110的控制，比如在需要计算出校验编码时，存储器121接收到相位偏移控制器110中状态机111发送的第三指令，从而在第三指令的触发下，将第一编码以及第二编码输出到减法器122。进而，减法器122则通过将第一编码减去第二编码，从而获得校验编码，并将校验编码输出到除法器123。

需要说明的是，除法器123与乘法器123工作在实际应用阶段，故针对除法器123与乘法器123的原理，则在实际应用阶段进行介绍。

还需要说明的是，本实施例以半个时钟周期进行两次偏移的方式仅本实施例的一种示例性方式，其并不作为限定。比如，在精度要求不是很高的情况下，相位偏移控制器110可以直接进行一次偏移来形成一个时钟周期的预设相位差。可以理解到，由于整个过程只进行一次偏移，故状态机111无需对偏移的时序进行控制，而输出校准器120也可以不包括减法器122(存储器121直接与除法器123连接)。

2.针对实际应用阶段：

在准备阶段确定出校验编码后，相位偏移控制器110无需再将dco输出的反馈时钟和预设的参考时钟输入tdc，而可以将dco在第二时刻输出的反馈时钟和预设的参考时钟直接输入到tdc中，比如，状态机111在接收到dco在第二时刻输出的反馈时钟后，则将dco在第二时刻输出的反馈时钟和预设的参考时钟输入到tdc中。

本实施例中，tdc在接收到状态机111输入的由dco在第二时刻输出的反馈时钟和预设的参考时钟后，tdc可以确定出dco在第二时刻输出的反馈时钟和预设的参考时钟之间实际的相位差，并利用该实际的相位差除以自身预设的单位延时，便可以确定为实际编码，并将其输出到输出校准器120。

进一步的，由于输出校准器120中的除法器123与tdc的输出端连接，使得除法器123可以接收到tdc输出的实际编码。而由于除法器123在接收到的实际编码之前，其已经先获得了减法器122输出的校验编码，因此，在获得实际编码后，除法器123便可以将校验编码与实际编码相除获得商值。

可以理解到，校验编码与实际编码相除所得的商值，较于tdc以标准的单位延时输出的编码来说，其差异很大，故校验编码与实际编码相除所得的商值无法直接输入到数字环路滤波器，需要校验编码与实际编码相除所得的商值通过乘法器123扩大到与tdc以标准的单位延时输出的编码处于同一维度才能够将其输出。换言之，乘法器123中预设了预设值，通过除法器123将校验编码与实际编码相除所得的商值输出到乘法器123，乘法器123通过将该商值与预设值相乘获得便可以获得最终的结果，从而将该结果输出到数字环路滤波器。比如，标准的单位延时为2ms，tdc确定出的相位差为300ms，那么tdc输出的编码为150。若校验编码与实际编码相除，其值可能为27，因此需要在27的基础上乘以5，以使最终输出135与150处于同一维度。

基于同一发明构思，本申请实施例中还提供了一种误差校准方法，该误差校准方法的流程可以包括：

步骤s100：将锁相环中dco在第二时刻输出的反馈时钟和预设的参考时钟输入所述锁相环中的tdc；

步骤s200：将所述tdc输出的实际编码与预设的校验编码相比，以及将相比的结果输出到所述锁相环中的数字环路滤波器；

其中，所述实际编码＝所述dco在第二时刻输出的反馈时钟和所述预设的参考时钟的相位差/所述tdc的单位延时；所述校验编码为：通过将所述dco在第一时刻输出的反馈时钟和/或所述预设的参考时钟偏移以形成预设的相位差，并将形成所述预设的相位差的参考时钟和反馈时钟输入所述tdc而获得；所述校验编码＝所述预设的相位差/所述单位延时。

可选的，步骤s200还可以包括：将所述校验编码与所述实际编码相除获得商值；将所述商值与预设值相乘获得所述结果，并将所述结果输出到所述数字环路滤波器。

可选的，确定出所述校验编码的步骤包括：

步骤s101：将所述dco在第一时刻输出的反馈时钟前置偏移，使得前置偏移的反馈时钟前置于所述预设的参考时钟半个时钟周期，并将所述前置偏移的反馈时钟和所述预设的参考时钟输入所述tdc；以及，将所述dco在第一时刻输出的反馈时钟后置偏移，使得后置偏移的反馈时钟后置于所述预设的参考时钟半个时钟周期，并将所述后置偏移的反馈时钟和所述预设的参考时钟输入所述tdc；

步骤s201：记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

可选的，确定出所述校验编码的步骤还包括：

步骤s301：将所述dco在第一时刻输出的反馈时钟前置偏移，并将所述预设的参考时钟后置偏移，使得前置偏移的反馈时钟前置于后置偏移的参考时钟半个时钟周期，并将所述前置偏移的反馈时钟和所述后置偏移的参考时钟输入所述tdc；以及，将所述dco在第一时刻输出的反馈时钟后置偏移，并将所述预设的参考时钟前置偏移，使得后置偏移的反馈时钟后置于前置偏移的参考时钟半个时钟周期，并将所述后置偏移的反馈时钟和所述前置偏移的参考时钟输入所述tdc；

步骤s401：记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

可选的，确定出所述校验编码的步骤还包括：

步骤s501：将所述预设的参考时钟后置偏移，使得所述dco在第一时刻输出的反馈时钟前置于所述后置偏移的参考时钟半个时钟周期，并将所述dco输出的反馈时钟和所述后置偏移的参考时钟输入所述tdc；以及，将所述预设的参考时钟前置偏移，使得所述dco在第一时刻输出的反馈时钟后置于所述前置偏移的参考时钟半个时钟周期，并将所述dco在第一时刻输出的反馈时钟和所述前置偏移的参考时钟输入所述tdc；

步骤s601：记录所述tdc输出的第一编码以及第二编码，并根据所述第一编码和所述第二编码确定出所述校验编码，其中，所述第一编码＝前置的半个时钟周期/所述单位延时，所述第二编码＝后置的半个时钟周期/所述单位延时。

需要说明的是，由于所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的方法的具体工作过程，可以参考前述装置实施例中的对应过程，在此不再赘述。同时需要说明的是，该方法不仅可以用前述的装置来实施，也可以用其他装置来实施。

请参阅图6，基于同一发明构思，本申请实施例中还提供了一种锁相环10，锁相环10可以应用在芯片中，比如锁相环10可以与芯片中的芯片核心(芯片核心即是芯片的核心处理电路)连接，锁相环10可以包括：输出校准器120、dco11、tdc12、数字环路滤波器13。

当然，在实际应用中，锁相环10还可以包括更多的组件，例如dsm14、热编码器15、电流产生器16以及分频器17。

其中，输出校准器120与tdc12的输出端以及数字环路滤波器13的输入端连接，数字环路滤波器13的输出端分别与dsm14的输入端以及热编码器15的输入端连接，而dsm14的输出端以及热编码器15的输出端则与电流产生器16的输入端连接，而电流产生器16的输出端则与dco11的控制端连接，而dco11的输出端通过分频器17与tdc12的输入端连接。

dco11，用于在第二时刻将反馈时钟经分频器17输出到tdc12。

tdc12，用于根据所述反馈时钟以及预设的参考时钟，确定出实际编码，并将实际编码输出到输出校准器120。

输出校准器120，用于将实际编码与预设的校验编码相比，以及将相比的结果输出到数字环路滤波器13；其中，实际编码＝所述dco11在第二时刻输出的反馈时钟和预设的参考时钟的相位差/tdc12的单位延时；校验编码为：通过将dco11在第一时刻输出的反馈时钟和/或预设的参考时钟偏移以形成预设的相位差，并将形成预设的相位差的参考时钟和反馈时钟输入tdc12而获得；校验编码＝预设的相位差/单位延时；

数字环路滤波器13，用于将所述结果滤波后输入到dsm14以及热编码器15。

dsm14，用于将滤波后的编码中小数部分的噪声滤除，并在滤除后将其输入到电流产生器16。

热编码器15，用于将滤波后的编码中整数部分转换为温度计码，并将温度计码也输入到电流产生器16。

电流产生器16，用于则基于输入的参数去控制dco11的振荡，以调整dco11输出的时钟，从而形成闭环调节。

如图7所示，在本实施例中，锁相环10还可以包括：相位偏移控制器110，相位偏移控制器110与dco11的输入端以及tdc12的输出端连接。

相位偏移控制器110，用于将dco11在第一时刻输出的反馈时钟和/或预设的参考时钟偏移以形成预设的相位差，并将形成预设的相位差的参考时钟和反馈时钟输入tdc12。

需要说明的是，由于所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述装置实施例中的对应过程，在此不再赘述。

本申请一些实施例还提供了一种计算机可执行的非易失的程序代码的计算机可读储存介质，该存储介质能够为通用的存储介质，如移动磁盘、硬盘等，该计算机可读存储介质上存储有程序代码，该程序代码被计算机运行时执行上述任一实施方式的误差校准方法的步骤。

本申请实施例所提供的误差校准方法的程序代码产品，包括存储了程序代码的计算机可读存储介质，程序代码包括的指令可用于执行前面方法实施例中的方法，具体实现可参见方法实施例，在此不再赘述。

综上所述，输出校准器预先设置了等于预设的相位差/单位延时的校验编码，在投入实际应用后，当tdc输出等于实际的相位差/单位延时的实际编码时，输出校准器通过将实际编码与校验编码相比，便可以将二者共同包含的单位延时消除，使得输出到数字环路滤波器的结果不会因单位延时变化的影响而不稳定，并缓解dco输出的时钟的抖动。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。