一种多相采样型比例积分双路锁相环

1.本发明涉及电子电路领域，特别涉及多相采样型比例积分双路锁相环。


背景技术：

2.锁相环的噪声一般分为两个部分，一部分是带内噪声，另一部分是带外噪声。带内噪声主要由鉴相器、电荷泵等贡献，可以通过高增益的采样型鉴相器来对这两者的带内噪声进行抑制。而带外噪声主要由振荡器的噪声贡献，通过拓展锁相环的环路带宽可以抑制更多的振荡器噪声，从而可以实现更低的带外噪声。但是锁相环能实现的最大工作环路带宽被参考时钟频率限制。直接采用高频的价格昂贵的晶振可以满足要求，但是大大增加了系统的成本，因此片上参考时钟倍频技术变得越来越受欢迎。然而在现存的参考时钟倍频技术中，倍频后的参考时钟时钟信号的相位往往需要很精准，否则会恶化锁相环输出信号的参考时钟杂散。因此传统的参考时钟倍频锁相环中不可避免需要对等效倍频后的参考时钟校准。


技术实现要素：

3.针对现有技术存在的不足，本发明提供一种多相采样型比例积分双路锁相环，具体技术方案如下：
4.一种多相采样型比例积分双路锁相环，包括n路采样型鉴相器、高频并转串高通滤波器、跨导放大器、滤波电容、压控振荡器以及多相分频器；n为正整数；
5.所述高频并转串高通滤波器包括n路开关电容和一个偏置电阻，所述n路开关电容中的一端作为n路鉴相信息的输入端，另一端均与所述偏置电阻的一端相连；所述偏置电阻的另一端接偏置电压；其中，n路开关电容通过n路非交叠的保持时钟分别进行开启，实现将n路鉴相信息中的高频信息并转串成一路；
6.所述多相分频器利用所述压控振荡器的高频输出信号分频，分别产生n路采样时钟信号和n路保持时钟信号，并且分别作为所述n路采样型鉴相器的采样时钟和保持时钟，对n路参考时钟信号进行采样型鉴相，得到n路鉴相结果；n路鉴相结果经过所述高频并转串高通滤波器滤除n路鉴相结果中的直流失配量，得到低环路延时的高频鉴相信息，在高频段实现比例控制路径的效果；同时，其中一路鉴相结果经过负载为所述滤波电容的所述跨导放大器，实现积分控制路径的效果；所述比例控制路径和积分控制路径分别控制所述压控振荡器的两个控制端。
7.进一步地，所述跨导放大器选用增益提升技术的跨导放大器。
8.进一步地，所述采样型鉴相器为开关电流型采样型鉴相器。
9.本发明的有益效果如下：
10.(1)本发明的多相采样型比例积分双路锁相环中，并转串高频滤波器将多路鉴相信息中的高频信息合并成一路，在高频段实现比例控制路径的效果；其中一路鉴相结果经过负载为所述滤波电容的所述跨导放大器，实现积分控制路径的效果；即，采用了比例积分
型双路控制，大大减小了环路滤波器的面积。并且由于高频并转串高通滤波器的偏置电压确定了，比例路径基本不影响环路的锁定点，环路锁定点是由积分路径决定。这样可以利用相对不精确的多相参考时钟输入信号来实现对锁相环鉴相频率的等效倍频，并且能够实现环路带宽的拓展，同时避免了输入参考时钟相位误差对输出参考杂散的恶化。
11.(2)本发明降低了传统参考时钟倍频技术中对参考时钟相位精度的要求，因此可以大大简化多相参考时钟电路的设计。
12.(3)本发明可以拓展锁相环的环路带宽，从而可以抑制更多的振荡器的噪声。
13.(4)本发明采用了多相采样的鉴相方式，使得多相采样锁相环中的时序要求以及功耗相对于传统的高频参考时钟信号输入的锁相环都相对降低。
附图说明
14.图1为本发明的系统架构图。
15.图2为高频并转串高通滤波器。
16.图3为多相采样型锁相环波形示意图(以四相为例)。
具体实施方式
17.下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
18.如图1所示，本发明的多相采样型比例积分双路锁相环，包括多路采样型鉴相器、高频并转串高通滤波器、跨导放大器、滤波电容、压控振荡器以及多相分频器。其中ck
ref
《n:1》为n路多相参考时钟信号，ck
samp
《n:1》为n路多相采样时钟信号，ck
hold
《n:1》为n路多相非交叠保持时钟信号，v
c,i
为压控振荡器的积分控制路径控制信号，v
c,p
为压控振荡器的比例控制路径控制信号，ck
vco
为压控振荡器输出时钟信号，n为正整数。
19.如图2所示，高频并转串高通滤波器包括n路开关电容和一个偏置电阻，n路开关电容中的一端作为n路鉴相信息的输入端，另一端均与偏置电阻的一端相连；偏置电阻的另一端接偏置电压；其中，n路开关电容通过n路非交叠的保持时钟分别进行开启，实现将n路鉴相信息中的高频信息并转串成一路。
20.如图1所示，多相分频器利用压控振荡器的高频输出信号分频，分别产生n路采样时钟信号和n路保持时钟信号，并且分别作为n路采样型鉴相器的采样时钟和保持时钟，对n路参考时钟信号进行采样型鉴相，得到n路鉴相结果；n路鉴相结果经过高频并转串高通滤波器滤除n路鉴相结果中的直流失配量，得到低环路延时的高频鉴相信息，在高频段实现比例控制路径的效果；同时，其中一路鉴相结果经过负载为滤波电容的所述跨导放大器，实现积分控制路径的效果；比例控制路径和积分控制路径分别控制所述压控振荡器的两个控制端。
21.优选地，跨导放大器选用增益提升技术的跨导放大器。采样型鉴相器为开关电流型采样型鉴相器。
22.这边通过以四相时钟输入为例，当然其他数量的多相参考时钟输入也是可以的。
23.四相采样型锁相环各节点波形如图3所示，这里以下降沿采样为例，当然上升沿采样也是类似。从图3中可以看到，在一个参考时钟周期内，多路采样型鉴相器分别进行了多
次鉴相，这样就实现了鉴相频率的提升。同时各路采样型鉴相器采样结束后，保持时钟就立即把采样到的信号保持住，并且更新到高频并转串高通滤波器中，这样避免了环路延时。但是由于零阶保持采样的特性，随着保持时间的增加，环路的相移会增加，因此需要利用并转串的方式将多相采样型锁相环中的保持时间相应地减小，这里通过高频并转串高通滤波器实现。
24.理想情况下，多相参考信号之间的失配可以认为是一个直流到低频的偏移量，并且随着温度等非理想因素在缓慢地变化。由于失配的这种特性，可以利用高通滤波将低频的失调量滤除，从而只得到高频的有用信号。一般来说，锁相环的输出抖动主要由环路带宽的十分之一到环路带宽的十倍频区间内的相位噪声决定，因此高频的鉴相信息才是关键。对于低频的鉴相结果的多路鉴相信息之间的偏差本身可以忽略不计，所以可以认为各路鉴相结果的低频信号其实都是一样。并且各路高通滤波器的偏置电压都是相同的，因此可以将高频滤波器的电阻进行共享，使得各路高通滤波复用同一个偏置电阻，通过多路选择来将高频的鉴相信息进行并转串，这样可以大大减小偏置电阻的面积。同时锁相环也需要提供低频的环路增益来实现锁相环的锁频和锁相，因此将多相鉴相结果中的其中一路拿出来经过跨导放大器来实现积分路径和提供低频的环路增益。这样可以利用相对不精确的多相参考时钟输入信号来实现对锁相环鉴相频率的等效倍频，并且能够实现环路带宽的拓展，同时避免了输入参考时钟相位误差对输出参考杂散的恶化。
25.同时本设计采用了比例积分型双路控制，大大减小了环路滤波器的面积。并且由于高频并转串高通滤波器的偏置电压确定了，比例路径基本不影响环路的锁定点，环路锁定点是由积分路径决定。
26.本领域普通技术人员可以理解，以上所述仅为发明的优选实例而已，并不用于限制发明，尽管参照前述实例对发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内，所做的修改、等同替换等均应包含在发明的保护范围之内。