上电复位电路、芯片和设备的制作方法

本发明涉及电子电路，具体涉及一种上电复位电路、芯片和设备。

背景技术：

1、芯片上电时需要上电复位por(power-on-reset)电路产生复位信号将内部寄存器复位。在芯片上电时，往往内部的很多电源电压还没有正常建立，特别在输入电压较高时，涉及到高压电源域的控制信号的出错，会造成内部功率开关的异常开启，从而导致芯片发生短路或者局部电路因过压而造成使用寿命缩短等问题。

2、请参考图1，为传统电平转换电路原理示意图，电源vdd连接在第二晶体管mn2的控制极和第四晶体管mn4的控制极，第一晶体管mn1的控制极和第三晶体管mn3的控制极分别连接在两个反相器的输出端；当电源vdd上电稳定后，导通第二晶体管mn2和第四晶体管mn4，当输入信号vin为低电平时，第一晶体管mn1关断，第三晶体管mn3导通，第一节点in1处于低电平状态，第二节点in2处于低电平状态，此时，输出信号vout为低电平；当输入信号vin为高电平时，第一晶体管mn1导通，第三晶体管mn3关断，第一节点in1处于高电平状态，第二节点in2处于高电平状态，此时，输出信号vout为高电平；然而，在电源vdd处于上电过程中时，连接第一节点in1的通路全部处于关闭状态，第一节点in1处于不定态，第二节点in2也处于不定态，这就导致输出信号vout的电平也不确定，即输出信号vout与输入信号vin无关，可能是高电平，也可能是低电平。

3、可见，在电平转换电路的上电初期有可能存在输出信号是错误的情况，电平转换的内部节点受电容耦合等情况引起误翻转，造成输出信号误翻转。

4、因此如何消除上电过程的不定态确保芯片在上电完成前的可靠性和安全性成为亟待解决的问题。

技术实现思路

1、基于上述现状，本发明的主要目的在于提供一种上电复位电路、芯片和设备，以消除上电过程的不定态确保芯片在上电完成前的可靠性和安全性。

2、为实现上述目的，本发明采用的技术方案如下：

3、第一方面，本发明实施例公开了一种上电复位电路，包括：锁存模块、输入模块、输出模块和下拉模块，其中：

4、锁存模块用于保持其接收到的保持信号的电平高低；

5、输入模块与锁存模块连接形成第一节点；输入模块用于接收输入信号，并基于输入信号的电平高低向锁存模块提供保持信号；

6、输出模块连接至锁存模块的输出端形成第二节点，输出模块用于根据保持信号产生输出信号，其中，当第一节点为高电平时，输出信号输出高电平，当第一节点为低电平时，输出信号输出低电平；

7、下拉模块连接在第一节点和地之间，下拉模块用于当电源电压小于阈值时，将第一节点下拉至地，以使第一节点保持低电平；当电源电压大于阈值时，下拉模块断开第一节点和地，以使第一节点的电位跟随输入信号的电位变化而变化。

8、可选地，下拉模块包括：

9、下拉晶体管，其第一极和第二极分别连接至第一节点和地；

10、充电单元，连接至电源电压的电源端，当电源电压大于阈值时，充电单元开始充电，抬高充电单元的输出端的电位；当电源电压小于阈值时，充电单元的输出端的电位被拉低；

11、下拉晶体管响应于充电单元的输出端的低电平导通，以将第一节点下拉至地；下拉晶体管响应于充电单元的输出端的高电平断开，以断开第一节点和地。

12、可选地，下拉模块还包括：

13、下拉反相器，下拉反相器的输入端连接至充电单元的输出端，下拉反相器的输出端连接至下拉晶体管的控制极；下拉反相器用于对充电单元的输出端输出的信号反相后输出给下拉晶体管的控制极。

14、可选地，下拉反相器的工作电源由与高压电源相关联的偏置电压提供。

15、可选地，还包括：

16、带隙基准模块，连接在高压电源和地之间，带隙基准模块用于基于高压电源产生偏置电压。

17、可选地，充电单元包括：第一充电反相器、第二充电反相器和充电电容，其中：

18、第一充电反相器的输出端连接至第二充电反相器的输入端，第二充电反相器的输出端连接至充电电容的一端形成充电单元的输出端，充电电容的另一端接地；

19、第一充电反相器和述第二充电反相器由电源电压提供工作电源，当电源电压小于阈值时，第二充电反相器输出低电平，以使充电电容的电位被拉低，当电源电压大于阈值时，第二充电反相器输出高电平，以对充电电容进行充电。

20、可选地，第一充电反相器的输入端接收电源电压的检测结果，其中，检测结果为当电源电压小于阈值时为低电平，当电源电压大于阈值时为高电平。

21、可选地，下拉模块还包括：

22、保护晶体管，其第一极和第二极分别连接至第一节点和下拉晶体管的第一极，下拉晶体管的第二极接地；

23、保护晶体管的控制极响应保护控制信号导通其第一极和第二极，以将第一节点连通至下拉晶体管的第一极。

24、可选地，保护晶体管的保护控制信号由高压电源分压得到的第一分压提供。

25、可选地，还包括：

26、分压模块，连接在高压电源和地之间，分压模块用于为上电复位电路提供所需的分压。

27、可选地，分压模块包括依次串接的多个二极管接法的晶体管，相邻两个晶体管的连接点为各个分压的输出端。

28、可选地，分压模块还包括至少一个缓存器，各个分压中的一个或多个分别经由各自缓存器之后对外提供驱动电压。

29、可选地，锁存模块包括：

30、第一p型晶体管和第三p型晶体管，其中：

31、第一p型晶体管的第一极和第三p型晶体管的第一极连接至高压电源的高压电源端；第一p型晶体管的第二极和第三p型晶体管的第二极连接至输入模块；

32、第一p型晶体管的控制极连接至第三p型晶体管的第二极形成锁存模块的输出端；

33、第三p型晶体管的控制极分别连接至第一p型晶体管的第二极。

34、可选地，锁存模块还包括：第二p型晶体管和第四p型晶体管，其中：

35、第二p型晶体管的第一极连接至第一p型晶体管的第二极，第二p型晶体管的第二极连接至输入模块；

36、第四p型晶体管的第一极连接至第三p型晶体管的第二极，第四p型晶体管的第二极连接至输入模块；

37、第二p型晶体管的控制极和第四p型晶体管的控制极连接。

38、可选地，第二p型晶体管的控制极和第四p型晶体管的控制极接收由高压电源分压得到的第二分压。

39、可选地，输入模块包括：第一n型晶体管和第三n型晶体管，其中：

40、第一n型晶体管的第一极和第三n型晶体管的第一极分别连接至锁存模块；第一n型晶体管的第二极和第三n型晶体管的第二极分别接地；第一n型晶体管的控制极和第三n型晶体管的控制极分别接收输入信号。

41、可选地，还包括：第一输入反相器和第二输入反相器；

42、第一输入反相器的输入端接收输入信号；第一输入反相器的输出端连接至第三n型晶体管的控制极，第三n型晶体管的控制极接收经由第一输入反相器反相后的输入信号；

43、第二输入反相器的输入端连接至第一输入反相器的输出端，第二输入反相器的输出端连接至第一n型晶体管的控制极，第一n型晶体管的控制极接收经由第一输入反相器和第二反相器反相后的输入信号。

44、可选地，第一输入反相器和第二输入反相器由电源电压提供工作电源。

45、可选地，还包括：第二n型晶体管和第四n型晶体管，其中：

46、第二n型晶体管的第一极和第四n型晶体管的第一极分别连接至锁存模块；

47、第二n型晶体管的第二极和第四n型晶体管的第二极分别连接至第一n型晶体管的第一极和第三n型晶体管的第一极，第一n型晶体管和第三n型晶体管分别经由第二n型晶体管和第四n型晶体管连接至锁存模块；

48、可选地，第二n型晶体管的控制极和第四n型晶体管的控制极接收电源电压。

49、可选地，输出模块包括第一输出反相器和第二输出反相器；第一输出反相器的输入端连接至第二节点，第一输出反相器的输出端连接至第二输出反相器的输入端，第二输出反相器的输出端为输出模块的输出端。

50、可选地，第一输出反相器和第二输出反相器由高压电源提供工作电源，第一输出反相器的低电位端和第二输出反相器的低电位端接收由高压电源分压得到的第二分压。

51、第二方面，本发明实施例公开了一种电源管理芯片，其上集成有集成电路，集成电路包括上述第一方面公开的上电复位电路。

52、第三方面，本发明实施例公开了一种电子设备，包括上述第一方面公开的上电复位电路。

53、【有益效果】

54、依据本发明实施例公开的一种上电复位电路、芯片和设备，输入模块与锁存模块连接形成第一节点，用于接收输入信号，并基于输入信号的电平高低向锁存模块提供保持信号，输出模块用于根据保持信号产生输出信号，而下拉模块连接在第一节点和地之间，下拉模块用于当电源电压小于阈值时，将第一节点下拉至地，以使第一节点保持低电平；当电源电压大于阈值时，下拉模块断开第一节点和地，以使第一节点的电位跟随输入信号的电位变化而变化；由此实现了在上电过程中，下拉模块将第一节点下拉至地，以使第一节点保持低电平，从而输出模块保持输出低电平，而当电源电压上升到一定程度后，下拉模块断开第一节点和地，使得输出模块稳定地跟随输入模块输入信号的变化而变化，继而消除了上电过程的不定态确保芯片在上电完成前的可靠性和安全性。

55、本发明的其他有益效果，将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍，应能理解所述技术特征和技术方案带来的有益技术效果。