专利名称：数字式抽选滤波器的制作方法
在数字系统中，常常必须将予先确定的输入采样频率(要处理的数字数据按该频率采集)变换成较低的输出采样频率。该文献中把这称作为“抽选”。它分成两步进行滤波和随后的降频采样。由于采用降频采样，就可不必使用抽选滤波器的每个输出数据，这使滤波器结构简化，在许多数字系统中，特别是在那些与过采样(即采样频率要比按采样定理确定的频率高)模-数变换器有很大关系的系统中，是用多个时间滑动平均项的串联来构成抽选滤波器。抽选滤波器的传递函数为H(Z)＝b(1+Z-1+…+Z-n+1)m＝b(1-Z-n)m/(1-Z-1)m，其中n是输入数据采样频率γ和输出数据采样频率d的整数商，Z是复频变量。
由大或等于1的整数参数k得到的抽选滤波器能够改变带宽带宽是k的函数。传递函数为H(Z)＝b(1+Z-1+…+Z-kn+1)(1+Z-1+…+Z-n+1)m-1＝b(1-Z-kn)(1-Z-n)m-1/(1-Z-1)m。
这个传递函数至少在d/k整数倍频率处具有单零点(相应于无穷衰减量)，在d倍处具有m重零点。如果采用2进制二补码记数方法来实现具有后面这个传递函数的抽选滤波器，一般没有这样的限制，即二进制数只能是-1和+1之间的数。如果满足条件b小或等于1/knm，抽选滤波器一定不会超出运算范围。
由于传递函数H(Z)可以写成两个或多个因子的乘积，那么根据因子的顺序可得到实现该传递函数的多种不同抽选滤波器电路。其中用最小的电路来实现具有特殊的意义，即如果用单片集成电路来实现滤波器电路的话，所占用的芯片面积要尽可能的小。
因而本权利要求的发明的内容是提供一种上述两个传递函数中的后面那个的电路排列结构，根据上述的观点，该函数具有特殊的优点。
现在参照附图更为详细地解释本发明，其中
图1是根据本发明的抽选滤波器非常简要的方框图，图2是图1结构的一种改进或提高的简要方框图。
本发明中，上述不超出运算范围的条件是通过选取b为2-q的幂来实现的，b或者等于商1/knm(若1/knm为2的幂)，或者等于最接近于并且不超过这个商的2的幂。
相应在图1中，数字滤波器电路的第一个元件是乘法器mp，它的一个输入是要进行抽选的输入数据ed，另一个输入是代表2的幂2-q的数字量，即数字量“2-q”。乘法器mp的输出后接m-1个积分器，其中只画出了积分器i1，im-1。这些积分器中的每一个都是由加法器ad和延时元件V组成的，该加法器连接在积分器的输入和输出之间，该延时元件连接在积分器的输出和加法器之间。延时时间等于输入数据ed的采样频率γ的周期。这样，加法器ad有两个输入，其一连接到乘法器mp的输出(这是在第i1个积分器的情况)，或者连接到前一级积分器的输出(这是在i1以后的积分器情况)，其二连接到各自延时元件V的输出。
最后一级积分器im跟在次最后一级积分器im-1之后。最后一级积分器的内部电路与其它积分器基本相同，但该积分器中的延时元件Vg是由输出采样时钟dt复位的。这样，在每个输出采样时钟dt周期期间，在每周期开始更好，和数被复位。
采样装置Sm跟在积分器im输出之后，该采样装置Sm受输出采样时钟dt的控制，并由此产生数率的抽选，由m-1个微分器d1，dm-2，dm-1构成的链跟在采样装置Sm之后。前m-2个微分器具有完全相同的结构，减法器Sb的减数输入到输出的通道插接在每个微分器的输入和输出之间。该减法器的减数输入端连接到延时元件W的输出。延时元件提供的延时等于输出采样时钟dt的周期，它的输入连接到微分器的输入。
最后一级微分器dm-1的输出给出了所抽选的输出数据ad，在这级微分器中用串联在一起的K个延时元件W1，Wk代替了前m-2个微分器d1，dm-2中的单个延时元件W。每个延时元件W1，Wk的延时都等于输出采样时钟dt的周期。
从上述乘以2的幂2-q的乘法中看出，数字滤波器电路中要处理的信号具有p+q位，其中p是输入数据ed的位数。
表面上看，本发明好象不切实际。因为在该抽选滤波器电路的输入处，有多个数字积分器的串联，使得在输入中一个任意的小直流信号可导至积分器的溢出。但这在本发明中确是允许的，并令人惊奇地不会引起错误。因为积分器的溢出完全被微分器中减法器的溢出补偿了。因而不必去管溢出问题。
图2是对图1结构的改进或发展，用这种结构可以解决任何时间和速度的问题，即由于分别在输入频率周期和输出频率周期结束之前，后级的加法器和减法器分别需要前级加法器和减法器的输出。在适当的地方加上附加延时元件就可以解决这个问题。
因而在图2结构中，每个微分器d1′，dm-2′，dm-1′都具有附加的延时元件y，其延时等于输出采样时钟dt的周期，并且该延时元件连接在减法器Sb的输出和各自的微分器输出之间。
如果采用如图2所示的加法器ad和延时元件V′的连接顺序，那么在图1中，应该连接在每个积分器i1，im-1的输出端之前的附加延时元件可与原有的延时元件联成一体。这里，加法器ad和延时元件V′串联在一起，使其不像图1的积分器那样，加法器的输出经延时后又反馈到加法器，而是将延时元件V′的输出反馈到加法器ad。最后一级积分器im含有可复位的延时元件Vg′，其加法器ad和延时元件Vg′也是串联起来的，并且延时元件Vg′的输出反馈到加法器ad。
在图2的结构中，保证了每个加法器和减法器以分别具有完整的输入和输出数据时钟周期而向外提供输出信号。
权利要求
1.用来实现具有如下传递函数H(Z)=b(1-Z-kn)(1-Z-n)m-1/(1-Z-1)m的抽选滤波器的数字滤波器电路，其中，Z是复频变量，k是一个用来调整数字滤波器电路带宽的整数参数，m是一个数，用来表明有多少个滤波器段串联，n是输入数据(ed)的采样频率和输出数据(ad)的采样频率的整数商，b为小于或等于1/knm的最接近于2的幂2-q，具有(1-Z…)形式的项构成微分器，具有1/(1-Z-…)形式的项构成积分器，包括由下面的部分构成的一个串行结构--一个用于乘以2-q的乘法器(mp)，--m-1个积分器(i1，im-1)，每个积分器在其输入和输出之间有一个加法器和一个位于输出和加法器之间的延时元件(V)，延时元件(V)的延时等于输入采样频率周期，--第m个积分器(im)由输出采样时钟(dt)进行复位，--一个采样装置(Sm)，其开与关是按输出采样时钟(dt)的脉冲重复率进行，--m-2个微分器(d1，dm-2)，每个微分器具有延时时间等于输出采样时钟(dt)周期的延时元件(W)，--第m-1个微分器(dm-1)具有k个延时元件(W1，(Wk)，其中每个延时元件的延时等于输出采样时钟(dt)的周期。
2.如权利要求1中所要求的数字滤波器电路，包括在每个微分器(d1′，dm-2′，dm-1′)中的一个附加延时元件(y)，该延时元件连接在各自微分器输出之前，其延时量等于输出采样时钟(dt)的周期;m-1个积分器(i1′，im-1′)，其中加法器(ad)和延时元件(V′)串联在积分器输入和输出之间，且延时元件(V′)的输出反馈到加法器去;第m个积分器(im′)，其中加法器(ad)和可复位延时元件(Vg′)也串联在其输入和输出之间，且可复位延时元件(Vg′)的输出反馈到加法器。
全文摘要
为实现传递函数H(Z)＝b(1-Z
文档编号H03H17/00GK1035215SQ88108359
公开日1989年8月30日 申请日期1988年12月6日 优先权日1987年12月12日
发明者海因里希·皮埃弗, 沃纳·莱希, 马蒂尼·温特尔 申请人:德国Itt工业有限公司