逐步逼近式模拟数字转换器的制造方法
【技术领域】
[0001]本发明涉及一种模拟数字转换器(analog-to-digitalconverter, ADC),且特别涉及一种逐步逼近式模拟数字转换器(successive approximat1n registeranalog-to-digital converter, SAR-ADC)。
【背景技术】
[0002]近年来在集成电路设计上的趋势，对于更低功耗、更高表现、以及更少的成本有愈来愈严苛的要求，而在模拟前端电路的设计当中，一个有效率的模拟数字转换器(analog-to-digital converter,简称ADC)能使系统整体表现大大地提升，ADC负责将接收的模拟信号转换为数字信号，并提供给后端的数字信号处理单元来运作，因此其动态范围、分辨率、精确度、线性度、取样速度、功耗、输入级特性等等，都成为影响系统整体表现的重要环节，也成为评估转换器本身表现的重要参数。
[0003]现有的ADC的架构种类繁多，例如导管线模拟数字转换器(pipelineanalog-to-digital converter,简称pipeline ADC)及逐步逼近式模拟数字转换器(successive approximat1n register analog-to-digital converter,简称 SAR-ADC)等皆为现有技术领域中常用的架构。其中，在同样的规格需求下，SAR-ADC相较于pipelineADC可具有较低功耗以及较小芯片面积的优势，也因此，对于SAR-ADC架构的技术开发，也逐渐为业界所重视。
[0004]在现有的SAR-ADC的架构下，其一般会包含有数字模拟转换器(digital-to-analog converter,简称DAC)、比较电路以及SAR逻辑控制电路等部分。具体而言，在传统SAR-ADC的模拟数字转换操作过程中，DAC —般会先以一个参考电压作为基准对模拟输入信号进行取样保持(sample-and-hold)，其后SAR逻辑控制电路会以二元搜寻算法(binary search algorithm)来控制DAC的数字模拟转换，以令DAC产生对应的比较信号，其中所述比较信号关联于对应不同逻辑状态的模拟电压与模拟输入信号的电压差值。接着，比较电路会以所述参考电压作为基准来与所述比较信号进行比较，从而令SAR逻辑控制电路基于比较电路的比较结果而逐一决定数字输出信号每一位的逻辑状态。
[0005]由上述操作过程可知，在现有的SAR-ADC架构下，为了实现模拟数字转换操作，提供一个额外的参考电压来作为比较器比较的基准是必须的。除此之外，为了要维持比较电路判断的精确度，一般会在SAR-ADC进行模拟数字转换前的期间先进行偏移消除(offsetcancellat1n)的操作。在此操作中，同样也必须提供一个参考电压给比较电路的两输入端作为共模参考电压(common-mode voltage)以消除比较电路的不同输入端间的电压偏移。
[0006]再者，基于现有的SAR-ADC架构下，一般比较电路都是利用由单颗运算放大器所构成的比较器来实现。因此，当电路操作于高频时，比较器还可能因为所需的工作电流较大而造成SAR-ADC发生较为严重的噪声干扰。
【发明内容】
[0007]本发明提供一种逐步逼近式模拟数字转换器，其无须使用额外的参考电压亦可实现模拟数字转换及偏移消除的操作，并且还可降低电路操作于高频时的噪声干扰。
[0008]本发明的逐步逼近式模拟数字转换器包括数字模拟转换电路、取样保持电路、t匕较电路以及逐步逼近式逻辑控制电路。数字模拟转换电路用于将N位数字逻辑信号转换为模拟形式的比较信号，其中N为正整数。取样保持电路用于取样并保持模拟输入信号。比较电路耦接数字模拟转换电路与取样保持电路，用于将取样保持电路所保持的模拟输入信号作为与比较信号进行比较的基准，从而产生比较结果信号。逐步逼近式逻辑控制电路用于提供N位数字逻辑信号，并且依据比较结果信号逐一决定数字逻辑信号的每一位的逻辑状态，以产生关联于模拟输入信号的数字输出信号。
[0009]在本发明一实施例中，比较电路包括M级相互串接的比较单元以及闩锁单元。第一级比较单元分别从取样保持电路与数字模拟转换电路接收模拟输入信号与比较信号。闩锁单元耦接第M级比较单元的输出端，用于闩锁所述多个比较单元的比较结果，并据以产生比较结果信号。其中，M为正整数，且M至少为N的四分之一。
[0010]在本发明一实施例中，比较电路还包括M组反馈单元以及M组电容单元。所述M组反馈单元分别耦接于每一级比较单元的输入端与输出端之间。所述M组电容单元分别耦接每一级比较单元的输入端。
[0011]在本发明一实施例中，各比较单元具有差动输出，且每一级比较单元的正输出端与负输出端分别耦接下一级比较单元的正输入端与负输入端。各反馈单元包括第一反馈开关以及第二反馈开关。第一反馈开关耦接于对应的比较单元的正输入端与正输出端之间。第二反馈开关耦接于对应的比较单元的负输入端与负输出端之间。其中，第一及第二反馈开关受控于逐步逼近式逻辑控制电路而导通或截止。
[0012]在本发明一实施例中，各电容单兀包括第一输入电容以及第二输入电容。第一输入电容耦接对应的比较单元的正输入端。第二输入电容耦接对应的比较单元的负输入端。
[0013]在本发明一实施例中，逐步逼近式逻辑控制电路在取样保持期间内导通所述多个反馈单元的第一及第二反馈开关，并且在电荷再分配期间截止所述多个反馈单元的第一及第二反馈开关。
[0014]在本发明一实施例中，取样保持电路包括第一取样开关、第二取样开关以及保持电容。第一取样开关的第一端接收模拟输入信号，且第一取样开关的第二端耦接第一级比较单元的正输入端与负输入端其中之一。第二取样开关的第一端接收模拟输入信号，且第二取样开关的第二端耦接第一级比较单元的正输入端与负输入端其中的另一。保持电容的第一端耦接第二取样开关的第二端，且保持电容的第二端耦接接地端。
[0015]在本发明一实施例中，逐步逼近式逻辑控制电路在取样保持期间内导通第一及第二取样开关，以令模拟输入信号被保持于保持电容中，并且在电荷再分配期间截止第一及第二取样开关。
[0016]在本发明一实施例中，数字模拟转换电路包括N个电容以及N个开关模块。所述多个电容的第一端共同耦接第一取样开关的第二端。所述N个开关模块分别耦接所述多个电容的第二端，用于受控于逐步逼近式逻辑控制电路而选择性地提供高逻辑电压、低逻辑电压以及模拟输入信号其中之一至对应的电容。
[0017]在本发明一实施例中，所述多个开关模块在取样保持期间内受控于逐步逼近式逻辑控制电路而提供模拟输入信号至对应的电容，并且在电荷再分配期间内依序受控于数字逻辑信号每一位的逻辑状态而提供高逻辑电压或低逻辑电压至对应的电容，以产生比较信号。
[0018]在本发明一实施例中，第一个电容至第N个电容的电容值比例依序为2N-1至20，且N位数字逻辑信号的最高位(most significant bit,MSB)至最低位(least significantbit, LSB)在电荷再分配期间内依序对应控制第一个开关模块至第N个开关模块。
[0019]基于上述，本发明实施例提出一种逐步逼近式模拟数字转换器，其可仅利用模拟输入信号来作为模拟数字转换及偏移消除操作所需的共模参考电压，因此本发明实施例的逐步逼近式模拟数字转换器无须使用额外的参考电压来实现偏移消除及模拟数字转换的操作，从而简化了整体电路设计。此外，通过所提出的串接比较单元的比较电路架构，还可有效地减少逐步逼近式模拟数字转换器操作于高频时的噪声干扰，从而令本发明实施例的逐步逼近式模拟数字转换器可具有更佳的信杂比特性。
[0020]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0021]图1为本发明一实施例的逐步逼近式模拟数字转换器的示意图；
[0022]图2为本发明另一实施例的逐步逼近式模拟数字转换器的示意图；
[0023]图3为本发明又一实施例的逐步逼近式模拟数字转换器的示意图；
[0024]图4为依照图3实施例的逐步逼近式模拟数字转换器的信号时序示意图。
[0025]【附图标记说明】
[0026]100,200,300:逐步逼近式模拟数字转换器
[0027]110、210、310:数字模拟转换电路
[0028]120、220、320:取样保持电路
[0029]130、230、330:比较电路
[0030]140,240,340:逐步逼近式逻辑控制电路
[0031]212_1 ?212_N、312_1 ?312_12:开关模块
[0032]222、224、322、324:取样开关
[0033]232_1 ?232_M、332_1 ?332_3:比较单元
[0034]234、334:闩锁单元
[0035]236_1 ?236_M、336_1 ?336_3:反馈单元
[0036]238_1 ?238_M、338_1 ?338_3:电容单元
[0037]Cl ?CN、C12:电容
[0038]Cll、C12、C21、C22、C31、C32:输入电容
[0039]Ch:保持电容
[0040]CHG、CHGB, EOC、LAT:控制信号
[0041]DOUT:数字输出信号
[0042]fclk:频率信号
[0043]GND:接地端
[0044]INV:反相器