一种提高运算放大器电源抑制比的频率补偿电路的制作方法
【技术领域】
[0001]本发明涉及一种运算放大器(OP)的频率补偿方法，尤其是应用在提高运算放大器的电源抑制比方面，属于模拟集成电路设计领域。
【背景技术】
[0002]在当今的无线通信领域，SoC芯片以其低廉的成本，简洁快速的产品化优势，已经成为了市场的主流产品。但是在SoC芯片中因为集成了射频电路，模拟电路和数字逻辑电路三大部分，数字电路由于在工作过程中逻辑单元的频繁快速翻转会给电源上带来很大的干扰，因此芯片电源上会存在各种频率的干扰信号。这些干扰对于模拟电路来说是致命的，因此有必要寻找能够提高模拟电路电源抑制比的电路结构，而运算放大器是模拟电路的核心和基石，提高运算放大器的电源抑制比尤为重要。如图1所示的两级运算放大器采用传统的密勒补偿结构，补偿电阻Rz的一端连接到晶体管16的漏极另一端连接到补偿电容C。而补偿电容的另一端则是连接到晶体管仏的栅极。这种频率补偿结构，在高频时，补偿电容C。的阻抗变小，运算放大器的输出与晶体管M 6的栅极交流短接，使得晶体管变成了二极管连接，这样会把高频扰动直接耦合到运算放大器的输出端，因此电源抑制比很差。
【发明内容】
[0003]本发明则描述了一种能够提高运算放大器电源抑制比的频率补偿结构，该结构对高频的电源扰动抑制尤其明显。
[0004]为了解决以上的问题，本发明提出的电路结构图2和图3，包括:运算放大器的输入级由源极相连的晶体管MJP M2组成，而连接到输入级源极的晶体管M 5和M 7则是给运算放大器提供偏置电流。二极管连接的晶体管M5的漏极和栅极连接到M6的栅极组成PMOS电流镜作为运算放大器第一级的负载部分，栅极连接到VBIAS1，Vbias12的晶体管M 3和M4的漏极分别连接到晶体管MJP Mf^漏极，源极分别连接到晶体管M肩^的漏极，组成了共源共栅或者折叠共源共栅结构，提高输出阻抗；而连接到晶体管Mltl和M η的漏极则是提供了输出级的偏置电流。作为运算放大器的第二级，晶体管M8的栅极连接到M 6的漏极，晶体管M 9的漏极与晶体管队的漏极相连用来给第二级放大电路提供偏置电流；补偿电容C。的一端接到晶体管14的源极即V i结点而不是连接到晶体管M 8的栅极即V 2结点，另一端连接到晶体管队的漏极即V ^结点。图3的电路结构比图2电路结构的优势在于有更宽的共模输入电压范围。
[0005]基于本电路所实现的结构，其优点在于:
[0006](I)提高运算放大器的电源抑制比，尤其是频率较高的部分；
[0007](2)同等条件下补偿电容C。的值比传统的补偿结构要小，可以减小电路面积，节省成本；
[0008](3)提高了运算放大器的输出阻抗，使得输入端不受输出结点电压变化的影响；
【附图说明】
[0009]图1为传统的两级运算放大器
[0010]图2为本专利提出的套筒式共源共栅运算放大器频率补偿结构。
[0011]图3为本专利提出的折叠式共源共栅运算放大器频率补偿结构。
【具体实施方式】
[0012]图2和图3详细描述了本发明的实施结构:运算放大器的输入级由源极相连的晶体管乂和M2组成，而连接到输入级源极的晶体管M#P M 7则是给运算放大器提供偏置电流。二极管连接的晶体管M5的漏极和栅极连接到M6的栅极组成PMOS电流镜作为运算放大器第一级的负载部分，栅极连接到Vbiasi,2的晶体管M 3和M 4的漏极分别连接到晶体管M 5和M 6的漏极，源极分别连接到晶体管MjPM2的漏极，组成了共源共栅或者折叠共源共栅结构，提高输出阻抗；而连接到晶体管Mltl和M η的漏极则是提供了输出级的偏置电流。作为运算放大器的第二级，晶体管M8的栅极连接到^的漏极，晶体管M9的漏极与晶体管^的漏极相连用来给第二级放大电路提供偏置电流；补偿电容C。的一端接到晶体管114的源极即V i结点而不是连接到晶体管队的栅极即V 2结点，另一端连接到晶体管M 8的漏极即V。结点。
[0013]将图2中的补偿电容C。连接到晶体管M4的源极即V1结点而不是连接到晶体管M8的栅极即V2结点；同理，将图3中的补偿电容C。连接到晶体管M4的源极即V1结点而不是连接到晶体管M8的栅极即V2结点，是本发明的创新点之所在。这种结构能够有效的改善运算放大器的高频电源抑制比，并且减小补偿电容的面积，提高运算放大器的响应速度。
[0014]以上所述本发明的频率补偿实施结构，凡依本申请专利范围所作的均等变化与修饰，皆应属本专利的涵盖范围。
【主权项】
1.一种提高运算放大器电源抑制比的频率补偿电路，其特征在于运算放大器的输入级由源极相连的晶体管MjP M 2组成，而连接到运算放大器的输入级源极的晶体管M 5和M 7则是给运算放大器提供偏置电流；二极管连接的晶体管M5的漏极和栅极连接到M 6的栅极组成PMOS电流镜作为运算放大器第一级的负载部分，栅极连接到VBIAS1、Vbias2的晶体管M 3和M4的漏极分别连接到晶体管M 5和M 6的漏极，M 3和M 4的源极分别连接到晶体管M M 2的漏极，组成了共源共栅或者折叠共源共栅结构，提高输出阻抗，而连接到晶体管Mltl和M η的漏极则是提供了输出级的偏置电流；作为运算放大器的第二级，晶体管M8的栅极连接到116的漏极，晶体管19的漏极与晶体管M 8的漏极相连用来给第二级放大电路提供偏置电流；补偿电容C。的一端接到晶体管M 4的源极即V i结点而不是连接到晶体管M 8的栅极即V 2结点，另一端连接到晶体管18的漏极即V ^结点。
【专利摘要】本发明涉及一种具有提高电源抑制比频率补偿电路的运算放大器，属于模拟集成电路领域。两级运算放大器结构为：偏置电压VBIAS1为M3和M4管栅极供电，使得M1和M3(M2和M4)构成共源共栅结构。共源共栅的M1、M3和M2、M4构成第一级放大器的差分输入。偏置电压VBIAS2为M5、M9管栅极供电，M5管是差分输入的尾电流。M8是第二级放大器的输入管，M9是第二级的电流源负载。补偿电容Cc一端接到共栅管M4的源极V1节点，另一端连接运放输出节点VO。本发明相比传统米勒补偿电路结构，具有该补偿电路的运算放大器满足频率补偿的同时，还可以提高大约30dB电源抑制比，使得更有利于满足复杂环境应用的要求。
【IPC分类】H03F3-45
【公开号】CN104767496
【申请号】CN201410427331
【发明人】郄利波, 马华
【申请人】北京中电华大电子设计有限责任公司
【公开日】2015年7月8日
【申请日】2014年8月27日