lE網 1.巧 巧4占1 i"pd ，山'.40 化.3 55刀3 122,8 垣 81,321 43.15 1 结弓'33 ?0,22| 42>13 .......".I ..............I""I ?II.I..II.III......…WiiiiiiififtiMmi'iiiiiyi.i.i-ifift.ii fini 2064.38 1966.CS 说巧.4 巧诉孤 204S 抑巧.巧 2閲1.巧 2016.3| 2022.25； .............................1...................... ................................II I ..".I".................................................. 驾把…。…_-一-這__垫_這_這_巧41_n__当-… 都 Nf巧广 [ .巧，約 也1,?泛 7^ 55.S2~-站，2^ -IO.44IIm~:^;.3了，-，某品 I .................... ....I-------1'- -1 r.................J 1......1....... I ;巧均 CI-54,28 44.02 也 7 44.02 -巧.弓! -5.13 S.91 -26.2^ -12.巧 ……........................-1-............. I....... ................I- -I - - 巧aC .化叫 -UX26 SA -3^.8-1 6.12 -1C.26 17.32 17.32 17.S2 ........................................................... ---- ........................:....................... ................... :spur 0 -101 -31 田i 奶 -S2 扣 -孤 ?.泌 ：spuf2 ___0 -U?-m_-10 日_-112} 0. -117j ^7 'spur。__。-30玉 -S:_tl, -9 日 -巧_0| 前_TO fgcd__4QDO ^30____穿您-20030 20(X>G 40G0| 285? 2￡0 立化 N.gcd__3械64泌化 巧7站 6王屯t 。[:一塔鸣-36邑巧 270巧5_己372居
[009引表4;最低预测寄生电平
[0094] 图3的120显示了本发明的一个或多个实施例的用于减少时钟分配系统的寄生的 方法的一些优点。曲线130示出了图1中示范性时钟分配系统14测量的最坏情况的寄生 信号，测量作为输出频率的函数。在本实施例中，示出了合成器38的输出包括集成的宽带 合成器集成电路，其中合成输出信号化1-64的相位检测器42的频率，M-除法器37、R-除法 器40和Nf-除法器46和整数除法器48的所需的设置根据本发明的一个或多个实施例的 用于减少时钟分配系统的寄生的方法得到了优化。在本例中，图3中120使用固定的时钟，fcik-22生成，设定在983. 04MHz。最坏的情况下在每个工作输出频率化1-64计算出寄生电 平，由曲线130示出。M除法器37和R除法器40设置由减少时钟分配系统的寄生的方法确 定、由曲线132和134表示。对图2中的Nf-46除法器的设置，是在给定的输出频率运行所 需的自然设置，使用feik-22和所选择M-除法器37和R-40除法器的候选。在每个输出频 率和设定示出的实际寄生电平的测量曲线136显示出了使用本发明的一个或多个实施例 的用于减少时钟分配系统的寄生的方法计算结果的良好一致性。其中存在小差异的区域可 W通过对方法增加进一步的限制W改善。限制的例子可能限制方案，在有问题的区域仅使 用Nf的偶数值。该样精选是基于对使用中的实际的方案或集成电路的观察，和本发明的一 个或多个实施例的用于减少时钟分配系统的寄生的方法的简单扩展。
[0095] 虽然本发明的具体特征示于一些附图中而不在其他附图中，该仅仅是为了方便， 因为每个特征可W与本发明的其它任何特征结合。本文所使用词语"包括"，"包含"，"具有" 和"包含"的是要被广泛地和全面地解释，并且不限于任何物理互连。此外，在本申请中公 开的任何实施例不应被理解为唯一可能的实施例。
[0096] 此外，任何专利申请本专利的审查过程中提出的修订并不是对所提交申请的权利 要求的元素的不主张：那些本领域技术人员不能合理地预期起草涵盖所有可能等同的权利 要求，在修改时许多等同将不可预见和超出所要交出（如果有的话）内容的公平的解释，修 改的基本原理可W不超过相对于许多等同的关系，和/或还有很多其他的原因申请人不能 被指望来描述修订的权利要求元素的某些非实质性的替代。
[0097] 本领域技术人员将想到其他实施方案，并且是在W下权利要求之内。
【主权项】
1. 一种用于减少时钟分配系统的寄生的方法，所述方法包括： a) 提供系统控制器； b) 提供时钟分配系统，包括： 主时钟子系统响应于外部参考信号经配置以产生主时钟信号和一个或多个中间时钟 信号、每个是主时钟信号的分数，以及 一个或多个小数合成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配 置为基于来自所述系统控制器的指令生成在从宽范围的可能的输出频率的期望频率的输 出信号； c) 在其工作前输入时钟分配系统的特征； d) 计算作为小数偏移值函数的整数边界寄生的预期水平来选择工作的优选区域； e) 提供工作的输出信号的所需频率； f) 基于在优选的预定区域内的所述小数偏移值选择整数边界方案；和 g) 编程所述主时钟子系统和所述一个或多个小数合成器与所述整数边界方案；和 h) 根据需要重复步骤e)到g)。
2. 如权利要求1所述的方法，其中所述外部基准信号具有固定频率。
3. 如权利要求1所述的方法，其中，所述时钟分配子系统的特征包括IB寄生电平和更 高阶的IB寄生电平在一个或以上的小数合成器的寄生电平的典型工作范围。
4. 根据权利要求1所述的方法，其中，所述时钟分配子系统的特征包括IB寄生的典型 寄生滚降率或更高阶的IB寄生当所述一个或多个小数合成器被调谐远离IB或更高阶的 IB0
5. 根据权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括所述一个 或多个小数合成器的典型的环路带宽。
6. 如权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括由所述主时 钟子系统合成的参考时钟信号。
7. 如权利要求6所述的方法，其中，所述参考时钟信号具有固定频率。
8. 如权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括主时钟子系 统的M-除法器设置的可实现范围。
9. 如权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括所述主时钟 子系统和所述一个或多个频率合成器的R-除法器设置的可实现范围。
10. 如权利要求1所述的方法，其中所述时钟分配子系统的输入特征包括所述一个或 多个小数合成器的每个小数除法器的最小限制和最大限制。
11. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括所述输出信号 的频率和所述一个或多个小数合成器的输入的相位检测器频率的最大公约除法器值的最 大限制和最小限制。
12. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括被排除在外的 小数除法器的特定整数部分值。
13. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括在所述一个或 多个小数合成器的输入的中间时钟频率的最小限制或最大限制。
14. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括在所述一个或 多个小数合成器输入的相位检测器时钟频率的最小限制或最大限制。
15. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括具有固定模数 的所述一个或多个小数合成器。
16. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括IB寄生或更高 阶的IB寄生的最小寄生电平，当所述一个或多个小数合成器调谐远离IB或更高阶的IB。
17. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括所述一个或多 个小数合成器的小数除法器的允许值。
18. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括一个或多个小 数合成器的压控振荡器的频率的最小限制或最大限制。
19. 如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括在所述一个或 多个小数合成器输出的除法器的可用值。
20. -种用于减少时钟分配系统的寄生的方法，该方法包括： a) 提供系统控制器； b) 提供时钟分配系统，包括： 主时钟子系统响应于外部参考信号经配置以产生主时钟信号和一个或多个中间时钟 信号、每个是主时钟信号的分数，以及 一个或多个小数合成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配 置为基于来自所述系统控制器的指令生成在从宽范围的可能的输出频率的期望频率的输 出信号； c) 在其工作前输入时钟分配系统的特征； d) 提供输出信号所希望的工作频率； e) 计算所述一个或多个中间时钟信号的可能候选频率； f) 计算所述一个或多个小数合成器的每个的相位检测器的可能候选频率； g) 计算每个候选频率的从最接近的整数边界（IB)的频率偏移； h) 计算所述每个候选频率的输出信号的整数部分和小数部分； i) 拒绝所述时钟分配系统的特征的可接受的范围外的任何候选频率； j) 计算每个剩余候选频率所述整数边界寄生的预期水平； k) 如果任何候选频率为整数边界方案，选择该候选频率方案，否则，选择产生整数边界 寄生的最低预期水平的候选频率方案； l) 编程主时钟子系统和所述一个或多个小数合成器与候选频率方案；和 m) 按需要重复步骤d)到1)。
【专利摘要】一种用于减少时钟分配系统的寄生的方法，该方法包括a)提供系统控制器，b)提供时钟分配系统，c)在工作前输入时钟分配系统的特征，d)计算预期水平整数边界寄生作为小数偏移值的函数，e)选择整数边界方案基于小数偏移值作为优选的预定区域，和f)编程主时钟子系统和一个或以上的小数合成器与整数边界方案，以及g)根据需要重复步骤d)到f)。
【IPC分类】H03B21-00
【公开号】CN104769839
【申请号】CN201380056595
【发明人】M·克劳蒂尔
【申请人】赫梯特微波公司
【公开日】2015年7月8日
【申请日】2013年10月25日
【公告号】EP2915248A1, US8618841, WO2014070601A1