用于数字锁相环中的杂散抵消的方法和设备与流程
实施例涉及用于有线和无线通信系统、雷达系统以及频率合成和时钟合成系统的系统、方法和组件设备。这些系统特别用于诸如3g、4g和5g的移动通信系统中，用于诸如802.11的标准的无线局域网(wlan)通信系统中以及用于高速微处理器时钟分配电路中。实施例特别地涉及那些无杂散动态范围是影响性能和符合监管标准的重要因素的那些设备。
背景技术：
自20世纪20年代初以来，电子锁相环已经用于通信、雷达、计算机和用于系统的其他电子设备中。它们最初用于直接转换接收机和电视中以同步水平和垂直画面扫描。现今，它们广泛用于频率合成、载波和时钟及数据恢复的同步、雷达系统、高速微处理器和数字系统音调解码器中的时钟树、视频信号以及许多其它应用的通信系统中。在最近的历史中，它们的使用已经以数字锁相环(dpll)的形式更多地转变为数字信号处理系统。
频率生成是在发射机和接收机中执行的用于基带和rf信号的精确频率转换的重要功能。在发射机中，频率合成器通常被设计为处理用于频谱遮罩容限的低杂散发射，并且还被设计为维持适当的符号构造以减小误差向量幅度(evm)。对于接收机，频率合成器还应呈现低的杂散信号生成，以下变频所需信号，避免诸如倒易混频之类的影响，并保持可接受的信噪比。低杂散输出在载波和数据恢复电路中也是重要的，其中恢复的载波的信噪比是重要的。本文描述的实施例涉及一种控制dpll中的杂散输出的方法。
附图说明
图1为根据一些示例实施例的用于数字频率合成的数字锁相环(dpll)的图。
图2示出根据一些示例实施例的参考波形和锁定到参考波形的整数倍(两倍)的时钟生成波形。
图3示出根据一些示例实施例的时间到数字转换器(tdc)的输出波形和频率误差。
图4为根据一些示例实施例的带有杂散检测和注入电路的dpll的图。
图5为根据一些示例实施例的在最小均方(lms)适配期间的相位误差的绘图。
图6为根据一些示例实施例的在lms适配期间的相位估计的绘图。
图7为根据一些示例实施例的在lms适配期间的增益估计的绘图。
图8为根据一些示例实施例的在lms适配之前和之后的频谱内容的绘图。
图9示出根据一些示例实施例的杂散抵消方案的操作流程。
图10为示出根据一些示例实施例的可用于实施本文所述的各种设备和方法的示例计算机系统机器的框图。
具体实施方式
实施例涉及用于增强无线通信和雷达系统的系统、设备、装置、组件、方法和计算机可读介质，并且具体涉及在那些系统内操作的射频合成器和数字锁相环(dpll)。以下描述和附图示出了特定实施例以使本领域技术人员能够实践它们。其他实施例可以结合结构、逻辑、电气、过程和其他改变。一些实施例的部分和特征可以包括在其他实施例的部分和特征中或替代其他实施例的部分和特征，并且旨在覆盖所描述的元件的所有可用等同物。
传统的锁相环(pll)在其最简单的形式中包括三个元件：相位检测器、环路滤波器和压控振荡器(vco)。相位检测器测量参考信号和vco输出之间的相位误差。由于参考信号的变化和由于噪声而改变的相位误差(相位检测器输出)被环路滤波器平滑化或平均。平均相位误差(环路滤波器的输出)用于在负反馈环路中操纵vco，以便将平均相位误差驱动到零或像特定pll架构所能够的一样接近零。这是pll的锁定条件。pll的一种应用是生成在频率上与一些已知的稳定参考成比例的振荡信号。这通常通过在从vco到相位检测器输入端的反馈路径中的分频器电路来完成。这允许乘以整数的倍频。
[1]fvco＝n·fref
实现较大频率分辨率的一种方法是实施分数分频器，使得vco的输出频率可以表示为
图1是根据一些示例实施例的用于数字频率合成的数字锁相环(dpll)的图。dpll的操作类似于上述操作。参考信号105和数字控制振荡器或压控振荡器(dco/vco)180的输出185由时间到数字转换器(tdc)110进行比较。tdc110测量参考信号105的上升沿和dco/vco180的输出185的上升沿之间的时间，并产生表示测量的时间差115的数字字，类似于相位差。在一些其它实施例中，测量下降沿到下降沿和上升沿到上升沿两者。该测量的时间(相位差)最终用于驱动缩放器170和dco/vco180。微分器120、分数码字(fcw)190、封装电路140和积分器150被添加到分数频率dpll，以便将环锁定在期望的分数码字(fcw)上。在一些实施例中，包括缩放器170、封装电路140和fcw190的装置被称为数字相位检测器(dpd)。在各种实施例中，通过将恒定数字字添加到数字低通滤波器的输出(例如，每个整数的不同字)来调谐整数频率。测量的时间由微分器120数字微分以产生类似于表示频率差的相位差的时间导数的变化率125。加法器130从作为上述注入的频率偏移的频率差中减去fcw190，并且加法器130的输出被封装电路140环绕。封装电路140包封经过一个周期溢出回到零和一之间的操作范围的数字字。封装电路140的输出(频率差)由积分器150积分，返回现已通过注入的频率偏移调整的时间差或相位误差155。数字低通滤波器(lpf)160平滑化相位误差155中的突变。这由缩放器170缩放，并用于驱动产生输出185的vco/dco180。在锁定条件下，环路驱动相位误差155(由分数频率偏移调整)至零。
图2示出根据一些示例实施例的参考波形和锁定到参考波形的整数倍(二倍)的时钟生成波形。图2示出了频率乘以2的参考信号210以产生相对于时间230的合成信号220。在一些实施例中，这通过图1的dpll来完成，其中fcw190为零或1。
图3示出根据一些示例实施例的时间到数字转换器(tdc)的输出波形和频率误差。图3示出了相对于时间330绘制的参考信号105被用于合成以2.2倍的参考频率振荡的dco/vco输出185的情况。这里假定dpll工作在锁定状态。参考图2可以看出，在参考信号105的每个周期上，dco/vco输出185前进了周期t的十分之二。tdc110的输出在测量从dco/vco的输出185的下降沿到参考信号105的下一个下降沿的时间差115。由于测量的时间差115以恒定速率(0.t、0.2t、0.4t等)增加，所以tdc110的输出以恒定斜率增加。通过微分器120微分累积相位给出了恒定的相位变化率125或0.2的恒定频率偏移。每次dpll滑动整个周期时，累积时间差115翻转回到零，并且频率偏移暂时改变为-0.8。这里注意，-0.8周期和0.2周期的相位差实际上是相同的。fcw190设置为0.2，因此提供频率误差的加法器130的输出为零或负一。封装电路(wraparoundcircuit)140将负一封装为零。因此，在封装电路140的输出处的频率误差为零。对频率误差进行积分以获得相位误差155，由于dpll被锁定，其平均值也将为零。
图1和图3示出dpll可如何工作以合成参考信号的分数频率。在该示例中，dco/vco180初始被设置为具有fcw190为0.2(相对于dco/vco180的周期为0.2)的参考信号105的2倍。当dpll锁定时，实现2.2的倍数。tdc110可以从下降沿到下降沿、上升沿到上升沿或任何其他排列来实施。基本上，所测量的时间差或相位误差被微分以产生分数频率差。fcw190允许dpll注入分数频率偏移，迫使dpll锁定到参考的分数倍。通过数字积分器150将频率差积分回相位差或相位误差，并且dpll中的剩余元件如针对正常锁相环所描述的那样操作。
在另一个实施例中，积分器150可以替代地实施在加法器130之前的每个路径中。在这种情况下，一个积分器将存在于微分器120和加法器130之间，并且一个积分器将存在于fcw190和加法器130之间。微分器120和加法器130之间的第一积分器将与微分器120抵消。代替将测量的时间差115微分为频率误差的是，可以对频率偏移进行积分以提供累积相位偏移。累积相位偏移可以被添加到测量的时间差115并且由封装电路140封装以产生相位误差155。
合成器的主要性能指标之一是杂散响应(杂散)，通常以相对于合成频率(dbc)的分贝来测量。杂散(spur)可以通过分频器电路或分数分频器电路在合成器中生成。它们还在压控振荡器或数字控制振荡器以及相位检测器或tdc中生成。它们也可以由已经在参考信号(基准杂散)上的输入杂散引起，并且它们可以从电源(电源杂散)注入。当电子设备采用使用通常在电源线上产生杂散的开关的dc到dc转换器时，这些更常见。通常由pll中的某种机制产生杂散，其导致以周期性方式发生的轻微过度校正或欠校正。对于数字系统和dpll，杂散也是由量化效应和舍入误差引起的。
已经存在用于减轻杂散的各种方法，诸如增加设备的分辨率或者添加抖动信号以破坏周期性。然而，增加数字设备的分辨率使用更多的功率和芯片面积，并且不总是影响杂散。抖动技术仅适用于某些情况，并且经常也不会减少杂散。此外，抖动有效地将伪随机噪声注入环路中以破坏周期性，因此任何杂散减少以增加本底噪声为代价。其他尝试包括在发送或接收链中的陷波滤波器，其难以实现，需要高度的选择性。此外，陷波滤波器不是非常容易地调谐到不同的频率，如果合成器的操作条件改变则需要这种调谐。在下面的实施例中，产生具有与存在于数字锁相环中的不期望的杂散相同的幅度、相位和频率的反向杂散(inversespur)。如果反向杂散具有正确的幅度、频率和相位，则当其被注入到环路中时，不期望的杂散被抵消。
假设dpll具有不可接受的高杂散响应。设不希望的杂散具有以下形式：
其中g(n)和φ(n)为在杂散源处的杂散的幅度和相位。目的是生成以下形式的反向杂散：
其中gest(n)为估计的杂散幅度，并且φest(n)为估计的杂散相位加180度。归一化的杂散频率为
其中eno_spur(n)为在没有不希望的杂散和注入的反向杂散的情况下存在的误差。由于多个噪声源和参考输入的变化，pll中的该相位误差eno_spur(n)总是存在。有许多统计方法来确定幅度估计和相位估计，当被注入到dpll中时，这些估计将抵消杂散。
图4是根据一些示例实施例的具有杂散检测和注入电路的dpll的图。图4示出了具有抵消不期望的杂散的系统的dpll。dpll的基本操作与前面参照图1描述的相同。tdc410比较参考信号405和dco/vco480输出485以产生测量的时间差415。测量的时间差415由微分器420微分，产生变化率425。通过加法器430减去频率偏移或fcw490，并且输出被封装电路440封装。然后，信号由积分器450积分以产生相位误差或误差信号455e(n)。误差信号455被提供给最小均方(lms)引擎495，并被lpf460低通滤波。lpf460的输出被缩放器470放大，以操纵dco/vco480。dco/vco480输出485被反馈回到tdc410的输入。
两个注入端口417和467被添加到系统。根据杂散(spur)的性质/源，端口417和467中的任一个或另一个用于注入反向杂散。还添加lms引擎495以估计所注入的反向杂散的所需幅度和相位。lms引擎495还包含信号处理块，以根据增益估计和相位估计生成反向杂散。假定待抵消的杂散的频率以及从杂散的源到误差信号455e(n)的传递函数是已知的。
在一个实施例中，使用lms适配找到增益估计(或幅度估计)和相位估计。这通过对误差信号455e(n)求平方并使其最小化实现。平方误差为：
为使平方误差最小化，e2(n)相对于增益系数的估计以及相对于相位系数的估计的导数可以如下所示计算。
xinv(n)相对于gest的导数为：
因此，平方误差相对于增益系数的梯度为：
在这里，当前相位φest(n)可以使用前一样本的相位估计来估计，φest(n)≈φest(n-1)。
相位的梯度也可以如下找到：
xinv(n)相对于φest的导数为：
其中平方误差相对于φest的导数为
再用在前一个样本中进行的估计替换增益系数的估计gest(n)和相位的估计φest(n)。
增益估计和相位估计的更新公式为
其中μg和μφ分别为用于增益估计更新和相位估计更新的步长。选择足够小的步长以防止适配变得不稳定并且提供低的稳态误差，但步长足够大以实现适当快速的适配时间。当增益系数的梯度
图5、图6和图7示出了适配处理的示例。图5是根据一些示例实施例的lms适配期间的相位误差的曲线图。在图5中，相对于时间510绘制误差信号e(n)520。lms引擎495测量误差信号并执行如上所述的计算以更新反向杂散的幅度估计(增益系数)和相位估计。反相杂散被注入到dpll中，减少不期望的杂散并减小均方误差(mse)。注意，每个lms更新不一定改善mse。但是随着时间进行的更新产生减小的mse。还要注意，lms引擎495只能通过抵消与反向杂散相关的信号能量或者具体地反向杂散频率来减小误差信号。剩余残余误差是eno_spur(n)，其总是存在于pll中，如上所述。增益系数530也显示在同一曲线图上。可以看出，随着增益系数530指数地建立到其最终值，误差信号520减小。
图6是根据一些示例实施例的lms适配期间的相位估计的曲线图。图6示出了相位系数620与时间610。最初，dpll被解锁。在锁定到参考信号后，相位估计快速适配并保持稳定。在这里也表明，即使存在杂散，dpll仍然可以锁。这是需要的，因为如果dpll解锁，杂散抵消将不工作。注意，可以通过减小步长来减小相位系数620的稳态变化。有时，调节步长使得其大以减小初始适配时间，然后在初始适配之后将其切换到较小步长以保持稳定状态变化低。这是一种被称为换档(gearshifting)的技术。
图7是根据一些示例实施例的lms适配期间的增益估计的曲线图。图7示出了增益系数720与时间710。图7还示出了在存在杂散的情况下dpll锁定和稳定时的适配。
图8是根据一些示例实施例的lms适配之前和之后的频谱内容的曲线图。图8示出了没有杂散抵消并且然后在lms适配之后的dco/vco输出频谱的曲线图。在lms适配之前，针对频率轴810绘制不期望的杂散820。在建模的示例实施方案中，仅可以看到单个大偏差，并且在lms适应之后的其他波形中，杂散820几乎完全被抵消。
杂散可以在dco/vco的输入端或tdc的输出处注入。这些注入点之间的关键区别是，一个在环路滤波器之前，另一个在环路滤波器之后。从每个注入点到误差信号e(n)的传递函数是不同的，并且选择取决于杂散的源。注入点可以根据条件实时切换。
在另一实施例中，杂散抵消方法可以用于抵消多个杂散。这里，有一个单独的lms引擎和单独的反向杂散发生器来创建每个反向杂散。再次，取决于每个杂散的源，可以在tdc的输出或dco/vco的输入端处注入相应的反向杂散。
在其他实施例中，可以使用递归最小二乘法(rls)或使用更直接的方法(诸如误差信号的记录的直接矩阵操纵)来确定增益和相位系数。通过误差信号和已知频率的记录，可以确定正确的杂散幅度和相位，以使用基本矩阵操作产生最小均方误差。
所描述的实施例可以用于在上变频发送(tx)信号时和当下变频接收(rx)信号时生成本地振荡器(lo)频率。在tx信号的情况下，杂散减少将改善如在同相正交相位星座图上绘制的误差向量幅度(evm)。它还将提供更好的频谱遏制，这通常是联邦通信委员会(fcc)规定所要求的。对于rx信号的情况，杂散减少将提高系统的信噪比和整体比特差错率。
图9示出了根据一些示例实施例的杂散抵消方案的操作流程。在操作910中，dpll获取并锁定到参考信号。尽管存在杂散响应，但是该获取需要发生以便杂散抵消电路操作。接下来，在操作920中，dpll参与检测算法以估计具有已知频率的杂散的幅度和相位。dpll的任何杂散响应将在相位误差信号中显示，并且这可以用于估计幅度和相位。在操作940中，产生与所估计的杂散的幅度和相位匹配的反向杂散。传递函数tf1和tf2分别表示从源极到相位检测器输出的杂散和反向杂散经历的幅度和相位变化。所产生的反向杂散的幅度和相位也应考虑传递函数tf2(n)，使得当相加时，反向杂散与不需要的杂散相抵消。在操作950中，反向杂散被注入到在环路滤波器之前的注入端口或环路滤波器之后的注入端口中的dpll中。注入点将在相位误差信号中产生响应，该相位误差信号取决于注入点并随注入点而改变。在使用开关的实际操作期间可以选择哪个注入端口，以便提供与杂散的最佳抵消。该选择将在很大程度上取决于杂散的源(例如vco杂散、tdc杂散、ref杂散等)。
在上述操作流程中，没有指定检测算法。然而，在一些实施例中，使用lms方法或rls方法。这里，基于在每次迭代中在误差信号中发生的变化来迭代地调整计算的估计。也就是说，操作920(计算幅度和相位的新估计)，操作940(基于新的估计生成新的反向杂散)和操作950(将反向杂散注入到dpll中)一次又一次地重复。在每次迭代时，测量新的相位误差信号，其中杂散响应已经改变。循环继续重复操作920、940和950，以便减少每次迭代的总平方误差。通过减小总平方误差，提高了杂散能量的抵消。
示例
在各种实施例中，方法、装置、非暂时性介质、计算机程序产品或其它实施方式可以作为根据上面提供的描述的示例实施例来呈现。某些实施例可以包括ue，诸如电话、平板电脑、移动计算机或其它这样的设备。一些实施例可以是这种设备的集成电路组件。在各种其它设备中，硬件电路、固件和软件的各种组合用于实施如本文所述的杂散抵消。在一些实施例中，功能可以在设备中的单个芯片上或多个芯片上。
示例1是一种电子设备，包括：数字锁相环；检测电路，被配置为计算所述数字锁相环的杂散响应的相位的估计和幅度的估计；生成电路，用于基于幅度的估计和相位的估计来生成反向杂散；以及注入电路，用于将反向杂散注入到数字锁相环中，使得杂散响应减小。
在示例2中，示例1的主题任选地包括其中用于计算幅度和相位的估计的检测电路被配置为使用最小均方(lms)算法。
在示例3中，示例2的主题任选地包括其中检测电路还被配置为计算平方误差相对于杂散响应的幅度的导数和该平方误差相对于杂散响应的相位的导数，并且所述检测电路还被配置为以增量步长调整幅度的估计和相位的估计以减小平方误差。
在示例4中，示例1-3中的任何一个或多个的主题任选地包括其中检测电路被配置为根据上面的等式10计算幅度的估计，其中：e(n)是误差信号；tf1(n)是从杂散响应的源到误差信号的传递函数；f是杂散响应的频率；f_samp是数字锁相环的采样频率；φ_est(n-1)是由最小均方引擎计算的相位的先前估计；n是数字锁相环的样本数。
在示例5中，示例1-4中的任何一个或多个的主题任选地包括其中检测电路被配置为根据上面的等式14计算相位的估计，其中：e(n)是误差信号；tf1(n)是从杂散响应的源到误差信号的传递函数；f是杂散响应的频率；f_samp是数字锁相环的采样频率；g_est(n-1)是由最小均方引擎计算的相位的先前估计；φ_est(n-1)是由最小均方引擎计算的相位的先前估计；n是数字锁相环的样本数。
在示例6中，示例1-5中的任何一个或多个的主题任选地包括其中检测电路被配置为从连接到时间数字转换器的输出的误差信号来测量杂散响应。
在示例7中，示例1-6中的任何一个或多个的主题任选地包括其中检测电路被配置为从连接到相位检测器的输出的误差信号来测量杂散响应。
在示例8中，示例1-7中的任何一个或多个的主题任选地包括其中检测电路被配置为从数字锁相环的输出来测量杂散响应。
在示例9中，示例1-8中的任何一个或多个的主题任选地包括其中注入电路被配置为在第一注入端口和第二注入端口之间切换，所述第一注入端口位于环路滤波器和数控振荡器之间；并且所述第二注入端口位于时间数字转换器(tdc)和环路滤波器之间。
在示例10中，示例1-9中的任何一个或多个的主题任选地包括其中用于计算幅度和相位的估计的检测电路被配置为使用递归最小二乘法(rls)算法。
在示例11中，示例1-10中的任何一个或多个的主题任选地包括：其中：杂散响应由多个杂散组成；检测电路被配置为计算包括在多个杂散内的一个或多个杂散的幅度和相位的估计；生成电路被配置为生成多个反向杂散；并且注入电路被配置为将多个反向杂散注入到数字锁相环中。
在示例12中，示例1-11中的任何一个或多个的主题任选地包括：用数字锁相环实施的数字合成器；以及连接到无线通信设备的发送链中的上变频混频器的数字合成器的输出。
在示例13中，示例1-12中的任何一个或多个的主题任选地包括：用数字锁相环实施的数字合成器；以及连接到无线通信设备的接收链中的下变频混频器的数字合成器的输出。
在示例14中，示例1-13中的任何一个或多个的主题任选地包括：用数字锁相环实施的数字合成器；以及用于雷达系统中的频率转换的数字合成器的输出。
在示例15中，示例12-14中的任何一个或多个的主题任选地包括其中将反向杂散注入到数字锁相环中使得无线通信设备符合联邦通信委员会(fcc)频谱屏蔽要求。
在示例16中，示例12-15中的任何一个或多个的主题任选地包括其中将反向杂散注入到数字锁相环中使得无线通信设备符合发送信号的误差向量幅度要求。
在示例17中，示例13-16中的任何一个或多个的主题任选地包括其中将反向杂散注入到数字锁相环中使得无线通信设备在接收数据时实现用于比特差错率(ber)的性能要求。
示例18是包括指令的非暂时性计算机可读介质，当由设备的一个或多个处理器执行时，该指令使得数字锁相环(dpll)：锁定到参考信号；测量dpll内的误差信号；计算从数字锁相环内的误差信号测量的杂散响应的相位的估计和幅度的估计；基于杂散响应的幅度的估计和相位的估计来生成反向杂散；并将反向杂散注入到数字锁相环中。
在示例19中，示例18的主题任选地包括其中指令还使得数字锁相环使用最小均方(lms)适配算法来计算幅度的估计和相位的估计。
在示例20中，示例19的主题任选地包括其中指令还使得数字锁相环执行以下操作：计算平方误差相对于杂散响应的幅度的的导数；计算平方误差相对于杂散响应的相位的导数；并且以增量步长调整幅度的估计和相位的估计以减小平方误差。
在示例21中，示例18-20中的任何一个或多个的主题任选地包括其中指令还使得数字锁相环从连接到时间数字转换器的输出的误差信号来测量杂散响应。
在示例22中，示例18-21中的任何一个或多个的主题任选地包括其中指令还使得数字锁相环从连接到相位检测器的输出的误差信号来测量杂散响应。
在示例23中，示例18-22中的任何一个或多个的主题任选地包括其中指令还使得数字锁相环从连接到数字锁相环的输出的误差信号测量杂散响应。
在示例24中，示例18-23中任一个或多个的主题任选地包括其中指令还使得数字锁相环在第一注入端口和第二注入端口之间切换，其中，第一注入端口位于环路滤波器和数控振荡器之间；并且第二注入端口位于时间数字转换器(tdc)和环路滤波器之间。
在示例25中，示例18-24中的任何一个或多个的主题任选地包括其中指令还使得数字锁相环使用递归最小二乘法(rls)适配算法计算幅度的估计和相位的估计。
在示例26中，示例18-25中的任何一个或多个的主题任选地包括其中指令还使得数字锁相环执行以下操作：计算从数字锁相环内的误差信号测量的多个杂散中的一个或多个杂散的幅度和相位的估计；基于多个杂散中的一个或多个的幅度和相位的估计来生成多个反向杂散；以及将多个反向杂散注入到数字锁相环中。
在示例27中，示例18-26中的任何一个或多个的主题任选地包括其中指令还使得数字锁相环用作数字频率合成器，其中数字合成器的输出连接到在无线通信设备的发送链中的上变频混频器。
在示例28中，示例18-27中的任何一个或多个的主题任选地包括其中指令还使得数字锁相环用作数字频率合成器，其中数字合成器的输出连接到在无线通信设备的接收链中的下变频混频器。
示例29是由用于抵消锁相环的杂散响应的数字锁相环(dpll)执行的方法，方法包括：将dpll锁定到参考信号；测量dpll内的误差信号；计算数字锁相环的杂散响应的幅度和相位的估计；基于幅度和相位的估计来生成反向杂散；以及将反向杂散注入到数字锁相环中，使得杂散响应减小。
在示例30中，示例29的主题任选地包括其中使用最小均方(lms)算法来计算幅度和相位的估计。
在示例31中，示例30的主题任选地包括：其中：计算平方误差相对于杂散响应的幅度的导数；计算平方误差相对于杂散响应的相位的导数；并且以增量步长调整幅度的估计和相位的估计，以便减小平方误差。
在示例32中，示例29-31中的任何一个或多个的主题任选地包括其中从连接到时间数字转换器的输出的误差信号测量杂散响应。
在示例33中，示例29-32中任一个或多个的主题任选地包括其中从连接到相位检测器的输出的误差信号测量杂散响应。
在示例34中，示例29-33中的任何一个或多个的主题任选地包括其中从数字锁相环的输出测量杂散响应。
在实施例35中，实施例29-34中任一项或多项的主题任选地还包括：在第一注射端口和第二注射端口之间进行选择，第一注入端口位于环路滤波器和数控振荡器之间；并且第二注入端口位于时间数字转换器(tdc)和环路滤波器之间。
在示例36中，示例29-35中任一个或多个的主题任选地包括其中使用递归最小二乘法(rls)算法来计算幅度和相位的估计。
在示例37中，示例29-36中的任何一个或多个的主题任选地包括：计算包括在数字锁相环的杂散响应内的多个杂散中的一个或多个杂散的相位的估计和幅度的估计；基于幅度的估计和相位的估计来生成多个反向杂散；以及将多个反向杂散注入到数字锁相环中。
在示例38中，示例29-37中的任何一个或多个的主题任选地包括其中数字锁相环用于实施驱动发送链中的上变频混频器的数字合成器。
在示例39中，示例29-38中的任何一个或多个的主题任选地包括其中数字锁相环用于实施驱动接收链中的下变频混频器的数字合成器。
示例40是一种数字锁相环装置，包括：用于将dpll锁定到参考信号的构件；用于测量dpll内的误差信号的构件；用于计算数字锁相环的杂散响应的相位估计和的幅度的估计的构件；用于基于幅度的估计和相位的估计来生成反向杂散的构件；以及用于将反向杂散注入到数字锁相环中使得杂散响应减小的构件。
在示例41中，示例40的主题任选地包括用于使用最小均方(lms)算法来估计杂散响应的幅度和相位的构件。
在示例42中，示例40-41中的任何一个或多个的主题任选地还包括：用于计算平方误差相对于杂散响应的幅度的导数的构件；用于计算平方误差相对于杂散响应的相位的导数的构件；以及用于以增量步长调整幅度的估计和相位的估计以减小平方误差的构件。
在示例43中，示例40-42中的任何一个或多个的主题任选地包括用于从时间数字转换器的输出来测量杂散响应的构件。
在示例44中，示例40-43中的任何一个或多个的主题任选地包括用于从连接到相位检测器的输出的误差信号来测量杂散响应的构件。
在示例45中，示例40-44中任一个或多个的主题任选地包括用于从数字锁相环的输出来测量杂散响应的构件。
在实施例46中，实施例40-45中任一项或多项的主题任选地还包括在第一注射端口和第二注射端口之间进行选择的构件，第一注入端口位于环路滤波器和数控振荡器之间；并且第二注入端口位于时间数字转换器(tdc)和环路滤波器之间。
在实施例47中，实施例40-46中任一个或多个的主题任选地包括进一步包括使用递归最小二乘法(rls)算法估计杂散响应的幅度和相位的构件。
在示例48中，示例40-47中的任何一个或多个的主题任选地包括：用于计算包括在多个杂散内的一个或多个杂散的相位的估计和幅度的估计的构件；用于生成多个反向杂散的构件；用于将多个反向杂散注入到数字锁相环中使得杂散响应减小的构件。
示例49是一种数字锁相环(dpll)装置，包括：时间数字转换器，包括被配置为生成参考信号输入与反馈振荡信号输入之间的测量时间差的电路；连接到时间数字转换器的输出的分数频率偏移电路，该分数频率偏移电路被配置为通过频率码字调整所测量的时间差并产生相位误差输出；环路滤波器，连接到分数频率偏移电路的输出，并且被配置为从相位误差输出生成滤波的相位误差响应，滤波的相位误差响应控制dpll获取和响应特性；数控振荡器，连接到环路滤波器的输出，数控振荡器被配置成生成输入到时间数字转换器的反馈振荡信号，时间数字转换器由滤波的相位误差响应操纵；检测电路，连接到分数频率偏移电路的输出，且被配置为：根据相位误差输出计算平方误差相对于杂散响应的幅度的导数；根据相位误差输出计算平方误差相对于杂散响应的相位的导数；基于平方误差相对于杂散响应的幅度的导数来调整幅度的估计；以及基于平方误差相对于杂散响应的相位的导数来调整相位的估计；发生器电路，被配置为基于幅度的估计和相位的估计来生成与杂散响应相同频率的反向杂散；以及注入电路，被配置为在第一注入端口和第二注入端口之间切换，第一注入端口连接到时间数字转换器的输出，第二注入端口连接到环路滤波器的输出，并且还被配置为将反向杂散注入到dpll装置中。
在示例50中，示例49的主题任选地包括：用dpll装置实施的数字合成器；以及连接到无线通信设备的发送链中的上变频混频器的数字合成器的输出。
在示例51中，示例49-50中的任何一个或多个的主题任选地包括：用dpll装置实施的数字合成器；以及连接到无线通信设备的接收链中的下变频混频器的数字合成器的输出。
在示例52中，示例49-51中的任何一个或多个的主题任选地包括：用dpll装置实施的数字合成器；以及连接到雷达系统中用于频率转换的混频器的数字合成器的输出。
在示例53中，示例29-52中任一个或多个的主题任选地包括被实施为包括指令的计算机可读介质的示例29-52中任一个的方法，指令当由包括dpll的设备的一个或多个处理器执行时，使得设备执行示例29-52的方法或本文的任何方法。
示例54是一种数字锁相环(dpll)装置，包括：时间数字转换器，包括被配置为生成参考信号输入和反馈振荡信号输入之间的测量时间差的电路；连接到时间数字转换器的输出的分数频率偏移电路，数字相位检测器(dpd)电路被配置为通过频率码字调整所测量的时间差并产生相位误差输出；环路滤波器，连接到dpd电路的输出，并被配置为从相位误差输出来生成滤波的相位误差响应，滤波的相位误差响应控制dpll获取和响应特性；连接到环路滤波器的输出的数字/电压控制振荡器，数字/电压控制振荡器被被配置为生成输入到时间数字转换器的反馈振荡信号，该时间到数字转换器由滤波的相位误差响应操纵；检测电路，连接到dpd电路的输出，并且被配置为：根据相位误差输出计算平方误差相对于杂散响应的导数；根据相位误差输出计算平方误差相对于杂散响应的相位的导数；基于平方误差相对于杂散响应的幅度的导数来调整幅度的估计；以及基于平方误差相对于杂散响应的相位的导数来调整相位的估计。
在示例55中，示例54的主题任选地包括：发生器电路，被配置为基于幅度的估计和相位的估计，生成与杂散响应相同频率的反向杂散；注入电路，被配置为在第一注入端口和第二注入端口之间切换，第一注入端口连接到时间数字转换器的输出，第二注入端口连接到环路滤波器的输出，并且还被配置成将反向杂散注入到dpll装置中；由dpll装置实施的数字合成器；以及连接到无线通信设备的发送链中的上变频混频器的数字合成器的输出。
示例56是一种无线设备的装置，装置包括：数字锁相环；检测电路，被配置为计算数字锁相环的杂散响应的相位的估计和幅度的估计；生成电路，用于基于幅度的估计和相位的估计来生成反向杂散；以及注入电路，用于将反向杂散注入到数字锁相环中并减少杂散响应。
在示例57中，示例56的主题任选地包括其中用于计算幅度和相位的估计的检测电路被配置为使用最小均方(lms)算法。
在示例58中，示例57的主题任选地包括其中检测电路还被配置为计算平方误差相对于杂散响应的幅度的导数和平方误差相对于杂散响应的相位的导数，并且检测电路还被配置为以增量步长调整幅度的估计和相位的估计以减小平方误差。
在示例59中，上述示例中的任何一个或多个示例的主题任选地包括其中检测电路被配置为从连接到时间数字转换器的输出的误差信号来测量杂散响应。
在示例60中，上述示例中的任何一个或多个示例的主题任选地包括其中检测电路被配置为从连接到相位检测器的输出的误差信号来测量杂散响应。
在示例61中，上述示例中的任何一个或多个示例的主题任选地包括其中检测电路被配置为从数字锁相环的输出来测量杂散响应。
在示例62中，上述示例中的任何一个或多个示例的主题任选地包括其中注入电路被配置为在第一注入端口和第二注入端口之间切换，第一注入端口位于环路滤波器和数字/电压控制振荡器(dco/vco)之间；并且第二注入端口位于时间数字转换器(tdc)和数字相位检测器(dpd)之间。
此外，除了上述示例的特定组合之外，详细描述装置或介质的元件的其它实施方式的任何示例可以应用于任何其它对应的装置或介质，或者可以结合另一装置或介质。因此，上述每个示例可以以各种方式与每个其它示例组合，并且作为系统中的实施方式和元件的组合，以从每个示例或示例组的组合生成实施例。例如，上面描述各种元件的任何实施例可以被实施为具有附加的连接元件的电路，并且可以被实施多次并且在单个设备或集成电路内以各种不同的方式连接。类似地，方法、装置示例和计算机可读介质示例可以各自具有其它类型的对应示例，即使没有具体详细描述每个实施例的这样的示例。
图10是示出根据一些实施例的可以用于实施本文所描述的各种设备和方法的示例计算机系统机器1000的框图。计算机系统机器1000或计算机系统机器1000的元件可以用于实施任何设备，诸如移动电话、平板电脑、膝上型无线接入点、无线站设备或本文描述的任何其它这样的设备。在各种其它实施例中，不同的设备部件或多个任何元件可以用在不同的设备中。一些实施例可以包括诸如数字合成器、数字锁相环、lms引擎、相位检测器、tdc、数控振荡器或与本文针对计算机系统机器1000所描述的任何元件集成的其它元件的其它元件。在各种替代实施例中，机器作为独立设备操作或者可以连接(例如，联网)到其它机器。在网络部署中，机器可以在服务器-客户端网络环境中以服务器或客户端机器的能力操作，或者它可以在对等(或分布式)网络环境中充当对等机器。机器可以是可以是或可以不是便携式的个人计算机(pc)(例如笔记本或上网本)、平板电脑、机顶盒(stb)、游戏控制台、个人数字助理(pda)、移动电话或智能电话、网络设备、网络路由器、交换机或桥接器或能够执行指定由该机器采取的动作的指令(顺序或其它)的任何机器。此外，尽管仅示出了单个机器，但是术语“机器”也将被认为包括单独地或联合地执行一组(或多组)指令以执行本文讨论的任何一个或多个方法的任何机器集合。
示例计算机系统机器1000包括处理器1002(例如中央处理单元(cpu)、图形处理单元(gpu)或两者)、主存储器1004和静态存储器1006，它们经由互连1008(例如：链、总线等)彼此通信。计算机系统机器1000还可以包括显示设备1010、字母数字输入设备1012(例如键盘)和用户接口(ui)导航设备1014(例如鼠标)。在一个实施例中，显示设备1010、输入设备1012和ui导航设备1014是触摸屏显示器。计算机系统机器1000可以另外包括存储设备1016(例如驱动单元)、信号生成设备1018(例如扬声器)、输出控制器1032、电源管理控制器1034、网络接口设备1020(可以包括或可操作地与一个或多个天线1030、收发器或其它无线通信硬件通信)以及一个或多个传感器1028(诸如全球定位系统(gps)传感器、罗盘、位置传感器、加速度计或其它传感器)。
存储设备1016包括机器可读介质1022，在机器可读介质1022上存储有一个或多个数据结构集合和指令1024(例如软件)，数据结构和指令体现或利用在此描述的任何一个或多个方法或功能。指令1024还可以在计算机系统机器1000执行期间完全地或至少部分地驻留在主存储器1004、静态存储器1006和/或处理器1002内，其中主存储器1004、静态存储器1006以及处理器1002还构成机器可读介质。
虽然机器可读介质1022在示例实施例中被示出为单个介质，但是术语“机器可读介质”可以包括存储一个或多个指令1024的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“机器可读介质”还将被认为包括能够存储、编码或携带由机器执行的指令的任何有形介质，并且使得机器执行本公开的任何一个或多个方法，或者能够存储、编码或携带由这样的指令使用或与这些指令相关联的数据结构。
指令1024还可以利用许多公知的传输协议(例如超文本传输协议(http))中的任何一个，经由网络接口设备1020使用传输介质在通信网络1026上传输或接收。术语“传输介质”应被理解为包括能够存储、编码或携带由机器执行的指令的任何无形介质，并且包括数字或模拟通信信号或其它无形介质以促进这种软件的通信。
各种技术或其某些方面或部分可以采取体现在有形介质(诸如软盘、cd-rom、硬盘驱动器、非暂时性计算机可读存储介质或任何其它介质)中的程序代码(即指令)机器可读存储介质，其中，当程序代码被加载到诸如计算机的机器中并由机器执行时，机器变成用于实践各种技术的装置。在可编程计算机上执行程序代码的情况下，计算设备可以包括处理器、处理器可读的存储介质(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备和至少一个输出设备。易失性和非易失性存储器和/或存储元件可以是随机存取存储器(ram)、电可编程只读存储器(eprom)、闪存驱动器、光驱动器、磁硬盘驱动器或用于存储电子数据的其它介质。机器还可以包括收发器模块、计数器模块、处理模块和/或时钟模块或定时器模块。可实施或利用本文所描述的各种技术的一个或多个程序可以使用应用编程接口(api)、可重用控制等。这样的程序可以以高级过程或面向对象的编程语言来实施以与计算机系统通信。然而，如果需要，程序可以以汇编或机器语言实施。在任何情况下，语言可以是编译或解释语言，并且与硬件实施方式结合。
各种实施例可以使用3gpplte/lte-a、ieee1002.11和蓝牙通信标准。各种替代实施例可以结合本文所描述的技术使用各种其它无线广域网(wwan)、无线局域网(wlan)和无线个域网(wpan)协议和标准。这些标准包括但不限于来自3gpp(例如hspa+、umts)、ieee1002.16(例如1002.16p)或蓝牙(例如蓝牙9.0或由蓝牙特殊兴趣小组定义的类似标准)的其它标准、标准家庭。其它可应用的网络配置可以包括在当前描述的通信网络的范围内。应当理解，可以使用任何数量的个人区域网络、lan和wan，使用有线或无线传输介质的任何组合来促进这种通信网络上的通信。
可以以硬件、固件和软件中的一个或其组合来实施上述实施例。各种方法或技术或它们的某些方面或部分可以采取体现在有形介质(诸如闪存、硬盘驱动器、便携式存储设备、只读存储器(rom)、ram、半导体存储器设备(例如、eprom、电可擦除可编程只读存储器(eeprom))、磁盘存储介质、光存储介质和任何其它机器可读存储介质或存储设备)中的程序代码(即指令)的形式，其中，当将程序代码加载到并且由诸如计算机或网络设备的机器执行时，机器变为用于实践各种技术的装置。
机器可读存储介质或其它存储设备可以包括用于以机器(例如，计算机)可读的形式存储信息的任何非暂时性机制。在可编程计算机上执行程序代码的情况下，计算设备可以包括处理器、处理器可读的存储介质(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。可实施或利用本文所描述的各种技术的一个或多个程序可以使用应用编程接口(api)、可重用控制等。这样的程序可以以高级过程或面向对象的编程语言来实施以与计算机系统通信。然而，如果需要，程序可以以汇编或机器语言实施。在任何情况下，语言可以是编译或解释语言，并且与硬件实施方式结合。
应当理解，本说明书中描述的功能单元或能力可以被称为或标记为组件或模块，以便更具体地强调它们的实施方式独立性。例如，组件或模块可以被实施为包括定制的超大规模集成(vlsi)电路或门阵列、现成的半导体(诸如逻辑芯片、晶体管或其它分立组件)的硬件电路。组件或模块还可以在诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑器件等的可编程硬件设备中实施。组件或模块也可以在软件中实施，以便由各种类型的处理器执行。可执行代码的标识的组件或模块可以例如包括计算机指令的一个或多个物理或逻辑块，其可以例如被组织为对象、过程或功能。然而，所识别的组件或模块的可执行体不需要在物理上位于一起，而是可以包括存储在不同位置的不同指令，当逻辑地连接在一起时，其包括组件或模块并实现组件或模块的所述目的。
实际上，可执行代码的组件或模块可以是单个指令或许多指令，并且甚至可以分布在几个不同的代码段上、不同的程序之间以及跨几个存储器设备。类似地，操作数据可以在组件或模块内被识别和示出，并且可以以任何合适的形式体现并且组织在任何合适类型的数据结构内。操作数据可以被收集为单个数据集，或者可以分布在不同位置，包括在不同的存储设备上，并且可以至少部分地仅仅作为系统或网络上的电子信号存在。组件或模块可以是被动的或主动的，包括可操作以执行所需功能的代理。当前描述的方法、系统和设备实施例的附加示例包括以下非限制性配置。以下非限制性示例中的每一个可以独立，或者可以以任何排列或组合与以下或贯穿本公开提供的任何一个或多个其它示例组合。
- 还没有人留言评论。精彩留言会获得点赞！