至混模低通滤波器10与环形振荡器30中的可调电容阵列中自动校正。
[0024]详细的操作方案为:
[0025]图2为全差分四阶混模低通滤波器10的电路结构原理图，Vin+为正极信号输入端，Vin-为负极信号输入端，Vout+为正极信号输出端，Vout-为负极信号输出端；运算放大器0TAU0TA2分别为第一、二级的核心，运算放大器0TAU0TA2的结构完全相同。电容C2、C3、C5、C6为可调电容阵列，其电路结构和电容值完全相同；正极信号输入端Vin+连接到电阻Rl —端，电阻Rl的另一端分别连接电容Cl的一端、电阻R2的一端、电阻R3的一端；电阻R2的另一端分别连接可调电容阵列C2的一端、运算放大器OTAl的正极输入端；电阻R3的另一端分别连接可调电容阵列C2的另一端、运算放大器OTAl的负极输出端、电阻R7的一端；电阻R7的另一端分别连接电容C4的一端、电阻R8的一端、电阻R9的一端；电阻R8的另一端分别连接可调电容阵列C5的一端、运算放大器0TA2的正极输入端；电阻R9的另一端分别连接可调电容阵列C5的另一端、运算放大器0TA2的负极输出端、正极信号输出端Vout+ ;负极信号输入端Vin-连接到电阻R4 —端，电阻R4的另一端分别连接电容Cl的另一端、电阻R5的一端、电阻R6的一端；电阻R5的另一端分别连接可调电容阵列C3的一端、运算放大器OTAl的负极输入端；电阻R6的另一端分别连接可调电容阵列C3的另一端、运算放大器OTAl的正极输出端、电阻RlO的一端；电阻RlO的另一端分别连接电容C4的另一端、电阻Rll的一端、电阻R12的一端；电阻Rll的另一端分别连接可调电容阵列C6的一端、运算放大器0TA2的负极输入端；电阻R12的另一端分别连接可调电容阵列C6的另一端、运算放大器0TA2的正极输出端、负极信号输出端Vout-。
[0026]图3为运算放大器0TA1、0TA2的电路结构原理图，包括核心运算放大器和共模反馈电路两部分；VDD是电源电压，GND接地，Vinl+与Vinl-分别是运算放大器0TAU0TA2的正、负极输入端，Voutl+和Voutl-分别是运算放大器0TA1、0TA2的正、负极输出端，VbUVb2分别是两个外接偏置电压，Vcm为共模电压；电源电压VDD分别连接晶体管Ml、M2、M3、M4、M5、M12、M13的源极;偏置电压Vbl分别连接晶体管MU M2、M3、M4、M5、M12、M13的栅极；晶体管Ml的漏极分别连接电容C7的一端、晶体管M8的漏极、正极输出端Voutl+，电容C7的另一端连接电阻R13的一端；晶体管M3的漏极分别连接晶体管M6、M7的源极；晶体管M6的栅极连接正极输入端Vinl+ ;晶体管M6的漏极分别连接晶体管M2的漏极、电阻R13的另一端、晶体管M8的栅极、晶体管MlO的漏极；晶体管M7的栅极连接负极输入端Vinl-^aB体管M7的漏极分别连接晶体管M4的漏极、电阻R14的一端、晶体管M9的栅极、晶体管Mll的漏极；晶体管M10、Mll的栅极共同连接到偏置电压Vb2 ;晶体管M5的漏极分别连接电容C8的一端、晶体管M9的漏极、负极输出端Voutl-;电容C8的另一端连接电阻R14的另一端；晶体管M12的漏极分别连接晶体管M14、M15的源极；晶体管M14的栅极连接正极输出端Voutl+，晶体管M14的漏极分别连接晶体管M18的栅极、晶体管M18的漏极、晶体管M17的漏极；晶体管M13的漏极分别连接晶体管M16、M17的源极；晶体管M17的栅极连接正极输出端Voutl+，晶体管M16、M15的栅极共同连接到共模电压Vcm ;晶体管M16的漏极分别连接晶体管M15的漏极、晶体管M19的栅极、晶体管M19的漏极；接地端GND分别连接晶体管M8、M10、M11、M9、M18、M19 的源极。
[0027]图4为环形振荡器30原理图，该环形振荡器30在传统的三个反相器首尾相接的结构基础上，将其中一个反相器替换成两输入端或非门33，增加了起振信号输入端EN，另夕卜，增添电阻R15、R16串联进环路中，并增添可调电容阵列Ct嵌入到接点a与接点b之间，其中，可调电容阵列Ct与可调电容阵列C2、C3、C5、C6的电容值和电路结构完全相同；第一、二反相器31、32的结构完全相同；起振信号输入端EN连接两输入或非门33的输入端口之一，或非门33的输出端连接第一反相器的输入端，第一反相器的输出端分别连接可调电容阵列Ct的一端和第二反相器的输入端，第二反相器的输出端分别连接环形振荡器30的输出端Vosc和电阻R16的一端，电阻R16的另一端分别连接可调电容阵列Ct的另一端和电阻R15的一端；电阻R15的另一端(记为X端)连接两输入或非门33的另一输入端口，完成闭合环路。
[0028]图5为或非门33的电路原理图，EN和INl为两个输入端，VOUTl为输出端，电源电压VDD连接晶体管M20的源极，晶体管20的漏极连接晶体管21的源极，晶体管21的漏极分别连接晶体管22的漏极、晶体管23的漏极、输出端VOUTl ;输入端EN连接晶体管M21、M23的栅极；输入端INl (电阻R15的x端)连接晶体管M20、M22的栅极，接地端GND分别连接晶体管M22、M23的源极。
[0029]图6为第一、二反相器31、32的电路原理图，IN2是反相器的输入端，0UT2是反相器的输出端，输入端IN2分别连接晶体管M24、M25的栅极，电源电压VDD连接晶体管M24的源极，晶体管M24的漏极分别连接反相器输出端0UT2和晶体管M25的漏极；接地端GND连接晶体管M25的源极。
[0030]图7为可调电容阵列Ct的电路原理图，可调电容阵列C2、C3、C5、C6的结构也与图6 —致。接点a分别连接电阻C9的一端、开关SO的一端、开关SI的一端、开关S2的一端；开关SO的另一端连接电容ClO的一端，开关SI的另一端连接电容Cll的一端，开关S2的另一端连接电容C12的一端；接点b分别连接电容C9的另一端、电容ClO的另一端、电容Cll的另一端、电容C12的另一端。
[0031]图8为频率调谐模块20的电路结构原理图；频率调谐模块包括第一、二频率计数器21、22比较器23和累加器24，比较器23的输入端分别与第一、二频率计数器21、22的输出端相连接，比较器23的输出端连接累加器24的输入端。频率调谐模块20基于高速逐次逼近算法，全部由数字集成电路实现，fref为图1中参考电压Vref的频率信号，fosc为图1中环形振荡器30输出电压Vosc的频率信号；参考电压频率信号fref作为输入信号输入到第一频率计数器中，第一频率计数器21输出7位二进制码F〈6:0>，其中F〈6>作为使能信号被输出到比较器的使能端en ;环形振荡器30输出电压的频率信号fosc作为输入信号输入到第二频率计数器22中，第二频率计数器22输出7位二进制码C〈6:0>，二进制码F<6:0>与二进制码C〈6:0>作为比较器23的两个输入信号，在比较器23内做差值运算，比较器23根据差值运算结果输出二级制码N〈1: 0>，N〈1: 0>被输入到下级累加器中，控制累加器24在原有调谐信号的基础上进行递增或递减运算，最终输出新的调谐信号S〈2: 0>，该调谐信号如图1所示，被同时送到混模低通滤波器10和环路振荡器的可调电容阵列中自动校正。
[0032]图9为频率调谐模块20的信号处理流程图，该信号处理流程基于逐次逼近理论，可快速准确的同时对混模低通滤波器10和环路振荡器的频率响应实现实时监测和自动校正；开始运行后，频率调谐模块20首先进行初始化，其中，F即为图8中第一频率计数器21的输出信号，初始化为7位全O 二进制码，C即为图8中第二频率计数器22的输出信号，同样初始化为7位全O 二进制码，N即为图8中比较器23的输出信号，初始化为2位全O 二进制码，S即