NMOS管M7漏极的公共点，NMOS管M8的栅极接采样时钟CLK，PMOS管M9的漏极接电容C3与NMOS管M7漏极的公共点，PMOS管M9的漏极接NMOS管MlO栅极与电容C4的公共点，PMOS管M9的栅极接反相器INV的输出端。
[0022]PMOS管M12的源极接外部电源，PMOS管M12的漏极接NMOS管M13的漏极，NMOS管M13的源极接NMOS管M7的源极和电容C4的公共点，PMOS管M12的栅极以及NMOS管M13的栅极同时接采样时钟CLK，PM0S管M6的源极接电容C3与NMOS管MlO的漏极公共点，PMOS管M6的漏极NMOS管M4的源极，PMOS管M6的栅极同时接PMOS管M12的漏极和NMOS管M13的漏极的公共点以及NMOS管M14的漏极，NMOS管M14的源极接NMOS管M7的源极和电容C4的公共点，NMOS管M4的栅极接外部电源，NMOS管M4的漏极接NMOS管M5的源极，NMOS管M5的漏极接地，NMOS管M5的栅极接反相器INV的输出端，NMOS管M14的栅极接PMOS管M6的漏极和NMOS管M4的源极的公共点，NMOS管M15的源极接NMOS管M7的源极和电容C4的公共点，NMOS管M15的栅极接PMOS管M6的漏极和NMOS管M4的源极的公共点，NMOS管M15的漏极和NMOS自举开关管M_switch的源极同时接外部输入信号，NMOS自举开关管M_switch的栅极接PMOS管M6的漏极和NMOS管M4的源极的公共点，NMOS自举开关管M_switch的漏极作为自举开关电路的输出端，在自举开关电路的输出端与地之间连接电容Q，电容Q用于作为负载保持采样结果。
[0023]上述自举开关电路中，由NMOS管Ml、M2和电容Cl、C2构成的第一电荷栗，电荷栗可输出两倍电源电压；由电容C3、C4，NM0S开关管M7、M8、M10、M3、M11和PMOS开关管M9构成第二电荷栗。本发明电路分为采样和保持两种工作状态:
[0024](I)保持状态:采样时钟CLK为低电平时，采样时钟CLK经反相器INV反相后得到信号CLKN为高电平，开关处于保持阶段，NMOS管M3的栅极电压为由NMOS管Ml、M2和电容Cl、C2构成的电荷栗产生的两倍电源电压，开关管M3、M10、M7、Mll闭合，M8、M9构成的传输门关断，电容Cl和电容C2并联，电源通过M3对并联电容C3、C4充电，由于M3栅极电压为两倍的电源电压，故电容C3上的电压可以被充电至电源电压；开关管MlO的源极电位随电容C4的充电而上升，当上升至MlO栅源电压达到阈值电压时，MlO关断，由于MlO栅极电压为电源电压，故电容C4上的电压比电源电压低一个阈值电压。同时开关管M5闭合，M6、Ml5断开，使NMOS自举开关管M_switch栅极接地而关断，输出电压处于保持状态。
[0025](2)采样状态:当采样时钟CLK升高后，开关工作状态切换到采样阶段，开关管M3、MlO、M7、Ml I关断，M8和M9构成的传输门导通，将电容C3、C4与电源断开，并以串联方式连接，使串联电容两端电压为两倍电源电压减去一个阈值电压，高于电源电压，同时，开关管M6、M15闭合，M5断开，将串联的C3、C4电容接到NMOS自举开关管M_switch的栅极和源极之间，此时NMOS自举开关管M_switch导通，开始对负载电容充电采样输入信号，由于电容上的电荷没有泄放回路，因此将NMOS自举开关管M_switch的栅源电压钳位在一个恒定的、高于电源电压的电位上，提高了采样开关的线性度，并降低了开关的导通电阻，开关充电速度提升，驱动能力提尚。
[0026]图2是采样自举开关管M_switch的栅源电压分别为0.6V和1.2V情况下的导通电阻曲线，可以看到，在自举开关管栅源电压较高时，导通电阻明显较小，有益于提高开关充电速度。图3是用cadence仿真得到的在600mV电源电压时本发明电路中的NMOS自举开关管18*;^011的栅源电压Vgs时域波形，可以看到，在采样阶段，NMOS自举开关管M_switch的栅源电压被稳定在900mV以上，这是由于MlO管阈值电压损耗，导致电压无法达到1.2V，但有效的将自举开关管栅源电压提高到了电源电压以上，相对于传统结构能够起到降低导通电阻的作用，从而加快了充电速度，提高了开关驱动能力。图4、图5是用cadence仿真得到的传统结构和本发明开关电路的输入输出的采样、保持时域波形，可以看到，传统结构由于驱动能力不够，充电速度慢，在工作时出现明显充电不充分的现象，输出波形不能很好的跟随输入，而这一问题在本发明结构中得到明显改善。
[0027]以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种适用于低电源电压模数转换器采样的自举开关电路，其特征在于:包含第一电荷栗、第二电荷栗、NMOS自举开关管、控制电路模块；其中，所述第一电荷栗用于输出两倍电源电压；所述第二电荷栗包括第一电容和第二电容；当采样时钟CLK为低电平时，所述控制电路模块用于断开所述第一电容和第二电容与所述NMOS自举开关管栅源极的连接，并将所述NMOS自举开关管的栅极接地，同时控制所述第一电荷栗输出电压对第一电容和第二电容并联充电；当采样时钟CLK为高电平时，所述控制电路模块用于将充电后的第一电容和第二电容串联后接到所述NMOS自举开关管的栅极和源极之间，开启所述NMOS自举开关管进行采样。2.根据权利要求1所述的一种适用于低电源电压模数转换器采样的自举开关电路，其特征在于:所述第一电荷栗包括NMOS管Ml、NMOS管M2、电容Cl、电容C2，所述第二电荷栗包括电容 C3、电容 C4、NMOS 管 M3、NMOS 管 M7、NMOS 管 M8、NMOS 管 M10、NMOS 管 Mil、PMOS 管M9，所述控制电路模块包括NMOS管M4、NMOS管M5、NMOS管M13、NMOS管M14、NMOS管M15、PMOS 管 M6、PMOS 管 Ml2 ； 所述NMOS管Ml和NMOS管M2的漏极接外部电源，NMOS管Ml的源极连接电容Cl的一端，NMOS管Ml的栅极连接NMOS管M2的源极，NMOS管M2的源极连接电容C2的一端，NMOS管M2的栅极连接NMOS管Ml的源极，电容Cl的另一端连接采样时钟CLK，采样时钟CLK经反相器连接电容C2的另一端； 所述NMOS管M3的漏极接所述外部电源，NMOS管M3的栅极接所述NMOS管Ml的栅极，NMOS管M3的源极同时连接电容C3的一端以及NMOS管MlO的漏极，电容C3的另一端接NMOS管M7的漏极，NMOS管M7的栅极接所述反相器的输出端，NMOS管MlO的源极接电容C4的一端，NMOS管MlO的栅极接所述反相器的输出端，NMOS管M7的源极和电容C4的另一端同时接NMOS管Ml I的漏极，NMOS管Ml I的源极接地，NMOS管Ml I的栅极接所述反相器的输出端，NMOS管M8的漏极接NMOS管MlO栅极与电容C4的公共点，NMOS管M8的源极接电容C3与NMOS管M7漏极的公共点，NMOS管M8的栅极接所述采样时钟CLK，PMOS管M9的漏极接电容C3与NMOS管M7漏极的公共点，PMOS管M9的漏极接NMOS管MlO栅极与电容C4的公共点，PMOS管M9的栅极接所述反相器的输出端； 所述PMOS管M12的源极接所述外部电源，PMOS管M12的漏极接NMOS管M13的漏极，NMOS管M13的源极接NMOS管M7的源极和电容C4的公共点，PMOS管M12的栅极以及NMOS管M13的栅极同时接所述采样时钟CLK，PM0S管M6的源极接电容C3与NMOS管MlO的漏极公共点，PMOS管M6的漏极NMOS管M4的源极，PMOS管M6的栅极同时接PMOS管M12的漏极和NMOS管M13的漏极的公共点以及NMOS管M14的漏极，NMOS管M14的源极接NMOS管M7的源极和电容C4的公共点，NMOS管M4的栅极接所述外部电源，NMOS管M4的漏极接NMOS管M5的源极，NMOS管M5的漏极接地，NMOS管M5的栅极接所述反相器的输出端，NMOS管M14的栅极接PMOS管M6的漏极和NMOS管M4的源极的公共点，NMOS管M15的源极接NMOS管M7的源极和电容C4的公共点，NMOS管M15的栅极接PMOS管M6的漏极和NMOS管M4的源极的公共点，NMOS管M15的漏极和所述NMOS自举开关管的源极同时接外部输入信号，所述NMOS自举开关管的栅极接PMOS管M6的漏极和NMOS管M4的源极的公共点，所述NMOS自举开关管的漏极作为自举开关电路的输出端，在所述自举开关电路的输出端与地之间连接电容Q。
【专利摘要】本发明提出了一种应用于模数转换器采样的改进型自举开关电路，该电路适用于低电源电压的应用场合，采用两个电容来稳定自举开关管的栅源电压，当自举开关管关断保持时，两个电容并联充电，其中一个电容可充电至电源电压，另一个电容由于开关管的提前断开，最终充电电压距离电源电压会有一个阈值电压的损耗；自举开关管闭合采样时，两个电容串联接到自举开关管的栅极和源极之间，使自举开关管的栅源电压稳定在一个高于电源电压的电位，使自举开关管导通电阻更低，线性度提高，开关充电速度提升，驱动能力提高。
【IPC分类】H03M1/54
【公开号】CN105119604
【申请号】CN201510604425
【发明人】吴建辉, 孔路平, 陈超, 黄成 , 李红
【申请人】东南大学
【公开日】2015年12月2日
【申请日】2015年9月21日