时间信息。
[0086]由于该译码方法采用的是二分求和法，只需采用简单的加法器与门电路即可实现，时间复杂度为0(log2N)(N为进位链的长度)，具有速度快，占用资源少等优点。具体的实现方法是首先将上述编码按每两位划分成若干单元，分别将每个单元的奇数位与偶数位相叠加，高位补0;然后按每四位划分成若干单元，分别将每个单元低两位与高两位相加，高位补0;按照此类方法依次二分求和，直到该编码不可二分为止。例如十六位的编码为16’b0000_0111_1111_1111，首先将奇数位与偶数位二分相加得到 16 ’ b0000_0110_1010_1010,然后按每四位二分求和得到16 ’ b0000_0011_0100_0100，然后按每八位二分求和得到16 ’b0000_0011_0000_1000，然后按每十六位二分求和得到 16 ’ b0000_0000_0000_1011，到此为止已经不可二分，因此最终的结果为16’b0000_0000_0000j011，转化为十进制为11，根据原始的编码可知该编码确实有11个1，N位的编码可以依次类推。
[0087]起始信号甄别模块205，用于根据多路编码纠错模块输出的信息甄别多路脉冲信号中的起始信号；
[0088]符合测量的输入信号往往是随机的，最先到达起始信号甄别模块的信号是符合测量的起始位置，然后在一定的符合门宽内其他信号都到达，则认为是一次符合，因此需要甄别最先到达的信号作为测量的起始信号。具体的实施方法是当锁存到进位链的头部为11并且尾部为00时，并且信号最早到达，则认为该信号为起始信号。
[0089]在本申请中，起始信号甄别模块包括第一甄别模块和第二甄别模块，其中，第一甄别模块，用于当根据多路编码纠错模块输出的信息判断得到多路脉冲信号为周期信号时，将最先到达的脉冲信号作为起始信号，若在符合门宽内未检测到停止信号，则放弃此次测量，重新寻找下一个起始信号；
[0090]第二甄别模块，用于当根据多路编码纠错模块输出的信息判断得到多路脉冲信号为随机信号时，选取与其他通道间的相对延时和最小，且最先到达的脉冲信号作为起始信号。
[0091]起始信号甄别模块的作用就是判断哪个通道的信号是最先来的，然后以最先来的作为起始信号，并开始启动测量，其他通道的信号都是停止信号。
[0092]计数模块206，用于记录起始信号与停止信号之间的粗计数值；
[0093]在本申请中，计数模块会记录每一个停止信号与起始信号之间的延时数据，即时钟在每个通道停止信号到来时的时钟周期数作为粗计数值COarSe_Cnt。
[0094]时间计算模块207，用于当起始信号甄别模块在多路脉冲信号中甄别到起始信号后，根据计数模块记录的粗计数值和根据时间信息计算得到停止信号相对于起始信号的相对时间值；
[0095]当甄别到起始信号，启动计数模块，每捕捉到一个停止信号则把当前粗计数值coarse_cnt保存下来，当捕捉到所有的停止信号或者超过了设定的符合门宽范围，则停止计数。时间计算模块根据计数模块记录的粗计数值coarse_cnt和通过译码模块得到的与粗计数值coarse_cnt对应的细计数值fine_data以及进位链锁存模块的锁存时钟周期Tcik、进位链延时Tbin计算得到每一个停止信号与起始信号之间的时间差，即相对时间值。其中，细计数值fine_data是根据译码模块获取的信号相对于时钟的相位关系得到的，与粗计数值对应的通过内部时钟确定的相位差。
[0096]具体的，时间计算模块计算得到所述停止信号相对于所述起始信号的相对时间值AT的公式为:
[0097]Δ T = coarse_cnt*Tcik+f ine_data*Tbin，
[0098]其中，coarse_cnt表示起始信号与停止信号之间的粗计数值，fine_data表示根据译码模块中的时间信息得到的与粗计数值对应的细计数值，Tcdk表示进位链锁存模块的锁存的时钟周期，^⑶表示一个进位链的延时。具体的，^^和^…是系统中固定的常数。
[0099]符合测量模块208，用于将相对时间值与设定的符合门宽进行比较，判断是否符合成功。
[0100]将各通道信号相对于起始信号的时间差与设定的符合门宽相比较，如果小于符合门宽，则该通道信号在符合门宽内至少出现一次，如大于符合门宽，则该通道信号在符合门宽内未出现。如图3所示，图3为符合测量过程以及与PC交互的结构图。其中，TDC模块部分包括本申请实施例所述的多路进位链锁存模块202、多路编码纠错模块203、多路译码模块204、起始信号甄别模块205、计数模块206、时间计算模块207几部分。当所有通道的信号相对于起始信号的时间差小于PC设定的符合门宽值，则此次符合成功，并且符合计数器计数一次，符合测量的计数值以及测量过程中的时间信息通过以太网上传给PC机供用户分析。需要说明的是，符合测量模块208可以预先设置好符合门宽值，实际测量时不需要PC的参与，即PC属于辅助设备，不是本发明符合测量系统的必要组成部分。
[0101 ]如图4所示，图4为符合测量过程中切换起始信号的波形图。由于信号sigl最先到达，因此信号sigl将作为此次符合测量的起始信号，其他信号作为停止信号，当在符合门宽内未探测到停止信号，则放弃此次测量，寻找下一个起始信号，最后通过TDC模块可以计算出停止信号相对于信号sigl的时间差，如果时间差都在符合门宽的范围内，则符合成功。
[0102]该系统不仅适用于周期信号的符合测量，也同样适用于随机信号的符合测量，随机信号的符合测量的难点在于无法准确的判断符合测量的起始位置，而是需要选取与其他通道间的相对延时和最小并且最先到达的信号作为起始信号，如图4所示，虽然在T1时刻检测到了起始信号，但并不能将T1时刻作为符合测量的起始位置，因为在T2时刻信号sigl与其他通道的相对延时和更小，因此T2时刻才是符合测量的起始位置。具体实施方法是将每时刻的锁存标志位与前一时刻的锁存标志位逐位相与，如果最后结果与前一时刻的锁存标志位相同，那么应该切换符合测量的起始位置。即，在判断输入脉冲上升沿时会产生一个锁存标志位，在下一个脉冲产生时又会产生一个锁存标志位，当下一个脉冲产生的锁存标志位与上一个脉冲产生的锁存标志位相同时，则可认为需要切换符合测量的起始位置。例如，当上一个脉冲3个通道分别锁存了 S1S2S3为100，其中，S1为起始通道，而下一个脉冲3个通道也分别锁存了 SI S2S3为100时，则切换符合测量的起始位置。
[0103]该符合测量还加入了对随机信号的符合测量处理，能够适应不同重复频率的随机信号的符合测量。
[0104]通过基于TDC电路的符合测量系统测量出通道之间的符合关系，并通过符合计数的方式展现出来，符合过程中由于得出了各个通道之间的相位关系，因此可以将每时刻各通道的位置关系通过网口输送给用户，以便于更好的分析出各个通道光信号之间的时间相关性。
[0105]需要说明的是，在本申请中，实施例一与实施例二相同或相似的地方可以互相参考，在本申请中不再赘述。
[0106]本申请的目的在于提供一种低成本、高精度、可扩展性好的多通道符合测量系统，它可以灵活的设置符合门宽，并且符合门宽的可调节范围比较大，可以实现从ps级至ms级的测量范围，理论上只要可编程器件有足够多的资源，符合门宽的可调节范围可以无限的扩大，因此可以适用于大部分的符合测量场合，具有很好的通用性，并且测量通道的个数可以根据情况增减。该设计方案的主控制器为FPGA，符合测量的精度依赖于FPGA内部进位链的最小延时，通常测量精度为ps级。该设计方案不仅能够有效的减小由于光子的本底噪声、探测器的暗计数以及后脉冲等因素引起的偶然符合，还能够实时的记录每个输入通道内时间分布特性以及各通道间相对延时对比，并可以通过以太网口上传到PC机上以供用户进行深层次、多维、相关性、关联性分析等高级用途，挖掘实验数据中隐含的其他信息，实现对实验数据资源的充分利用。
[0107]实施例三
[0108]在实施例一的基础上，本申请实施例三提供了一种符合测量方法，如图5所示，图5为本申请实施例三提供的一种符合测量方法的流程图。该方法包括:
[0109]S301:对多路脉冲信号的数据进行进位链锁存以及编码；
[0110]S302:对多路脉冲信号的编码进行纠错，得到多路纠错后的编码；
[0111]S303:将多路纠错后的编码进行译码，转换为时间信息；
[0112]S304:当在多路脉冲信号中甄别到起始信号后，记录起始信号与停止信号之间的粗计数值，并通过时间信息得到与粗计数值对应的细计数值，计算得到停止信号相对于起始信号的相对时间值；
[0113]S305:将相对时间值与设定的符合门宽进行比较，判断是否符合成功。
[0114]具体的，在本实施例中不再赘述，详细可参见实施例一与实施例二相应部分。
[0115]实施例四
[0116]在实施例二的基础上，本申请实施例四提供了一种与之相应的符合测量方法，如图6所示，图6为本申请实施例四提供的一种符合测量方法的流程图。该方法包括:
[0117]S401:对多路脉冲信号进行脉宽整形；
[0118]S402:对进行脉宽整形后的多路脉冲信号的数据进行进位链锁存以及编码；
[0119]S403:对多路脉冲信号的编码进行纠错，得到多路纠错后的编码；
[0120]在本申请中，对多路脉冲信号的编码进行纠错包括:
[0121]将符合起始条件的编码中具有冒泡性质的每一