一种恒定跨导轨对轨电压比较器的制造方法
【技术领域】
[0001] 本发明涉及电子技术领域，特别涉及一种恒定跨导轨对轨电压比较器。
【背景技术】
[0002] 比较器(亦可称为电压比较器)是集成电路中的一种。电压比较器比较两个输入电 压的大小，并判断出其中哪一个电压高。根据输出电压的准位，以判断哪个输入电压大。
[0003] 然而，以目前一般比较器而言，在比较差分输入电压时，可辨识的输入共模电压 (input common mode voltage)的范围不是轨对轨(rail-to-rail)，即，其可辨识的输入共 模电压的范围无法从接地端GND至操作电压VDD。如输入共模电压偏向于接地端GND，就要用 具有PMOS差分输入对的比较器;相反地，如输入共模电压偏向于操作电压VDD，就要用具有 匪OS差分输入对的比较器。而一般的轨对轨电压比较器没有恒定跨导特性，无法满足无线 充电控制芯片对共模输入范围和跨导的特殊要求。
【发明内容】
[0004] 因此，针对上述的问题，本发明提出一种恒定跨导轨对轨电压比较器，该电压比较 器输入级采用匪OS差分输入对和PMOS差分输入对并联结构，可以在GND至电源电压VDD全电 压范围内进行比较，实现了共模输入电压范围的最大化，达到轨对轨。且本发明通过合理设 计晶体管(NMOS和PMOS)尺寸，实现电路共模输入范围三个区域(仅NMOS差分输入对导通、仅 PMOS差分输入对导通及NMOS和PMOS差分输入对管同时导通）的跨导一样大，即在整个共模 输入范围内维持跨导恒定。
[0005] 为了解决上述技术问题，本发明所采用的技术方案如下：
[0006] -种恒定跨导轨对轨电压比较器，包括偏置电路、双差分输入电路、有源负载及输 出缓冲电路;所述偏置电路、双差分输入电路、有源负载及输出缓冲电路顺次电性连接;所 述偏置电路用于提供偏置电流;所述双差分输入电路与有源负载连接，用于实现输入共模 电压范围内达到轨对轨及在整个共模输入范围内跨导恒定;所述输出缓冲电路通过采用两 级反相器电路实现比较信号输出；其中，所述双差分输入电路包括NMOS差分输入对、PMOS差 分输入对、NMOS差分输入对对应的电流源、以及PMOS差分输入对对应的电流源，NMOS差分输 入对和PMOS差分输入对并联连接。上述描述中，差分输入是将两个输入端的差值作为信号， 这两个输入端所对应的晶体管就是差分对，差分输入对一般采用一对参数特性一样的晶体 管作为输入端，故有NMOS差分(输入)对或PMOS差分(输入）。
[0007] 所述偏置电路包括偏置电流源Ibs、匪OS管MNl、匪OS管MN2以及PMOS管MPl;所述 匪OS管MN 1的漏极接偏置电流源I b S;所述匪OS管MN 1的漏极和栅连;所述匪OS管MNl的源级 接地;所述NMOS管丽1的栅极与NMOS管丽2的栅极相连;所述NMOS管丽2的栅极与双差分输入 电路相连;所述NMOS管MN2的源级接地;所述NMOS管MN2的漏极与所述PMOS管MPl的漏极相 连;所述PMOS管MPl的源极接电源电压VDD;所述PMOS管MPl的漏极和栅极相连；
[0008] 所述双差分输入电路包括电压信号正极输入端V i np、电压信号负极输入端V i nn、 PMOS管MP2、PMOS管MP6、PMOS管MP7、PMOS管MP12、NMOS管MN6、NMOS管MN7、NMOS管MNl2、NMOS 管MN3;所述PMOS管MP2的源级接电源电压VDD，所述PMOS管MP2的漏级与所述PMOS管MP7的源 级、所述PMOS管MP12的源级以及所述匪OS管丽6的源级相连;所述PMOS管MP2的栅极与所述 PMOS管MPl的栅极以及所述有源负载相连，所述PMOS管MP6的栅极与所述NMOS管丽6的栅极 以及所述电压信号负极输入端Vinn相连，所述PMOS管MP6的漏极与所述有源负载相连，所述 PMOS管MP6的源级与所述PMOS管MP12的源级连接，所述MOS管MP7的栅极与所述NMOS管MN7的 栅极以及所述电压信号正极输入端Vinp相连，所述PMOS管MP7的漏极与所述有源负载相连， 所述PMOS管MP7的源级与所述PMOS管MP12的源级连接，所述PMOS管MP12的栅级与漏极连接， 所述PMOS管MP12的栅级与所述NMOS管丽12的栅级连接，所述PMOS管MP12的漏级与所述NMOS 管MNl 2的漏级连接，所述匪OS管MNl 2的栅级与漏极连接，所述匪OS管MNl 2的源级与所述 匪OS管MN6的源级、所述匪OS管MN7的源级以及所述匪OS管MN3的漏级连接，所述匪OS管MN6 的栅级接所述电压信号负极输入端Vinn，所述NMOS管MN6的漏级与有源负载相连，所述NMOS 管MN7的栅级接所述电压信号正极输入端Vinp，所述NMOS管MN7的漏级与有源负载相连，所 述NMOS管MN3的栅极与所述NMOS管MN2的栅极连接，所述NMOS管MN3的源级接地。
[0009]所述有源负载包括 PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP8、PMOS 管 MP9、匪 OS 管 MN4、 NMOS管MN5、NMOS管MN8、NMOS管MN9、偏置电压Vb s 1及偏置电压Vb s 2;所述PMOS管MP3的源极 接电源电压VDD，所述PMOS管MP3的栅极与PMOS管MP2的栅极、PMOS管MP4的栅极以及输出缓 冲电路连接，所述PMOS管MP3的漏极与所述匪OS管MN6的漏级以及所述PMOS管MP8的源极连 接，所述PMOS管MP8的栅极连接所述偏置电压Vb s 1的一端，所述偏置电压Vbs 1的另一端接 地，所述PMOS管MP8的漏级与NMOS管丽8的漏级以及输出缓冲电路连接，所述NMOS管丽8的栅 极连接所述偏置电压Vbs2的一端，所述偏置电压Vbs2的另一端接地，所述NMOS管MN8的源极 与所述PMOS管MP6的漏级以及所述NMOS管MM的漏级连接，所述NMOS管丽4的源极接地，所述 NMOS管MM的栅极与所述NMOS管MN5的栅极以及所述NMOS管MN9的漏级连接，所述NMOS管MN5 的源极接地，所述NMOS管丽5的漏级与所述PMOS管MP7的漏级以及所述匪OS管丽9的源极连 接，所述NMOS管丽9的栅极与所述NMOS管丽8的栅级以及所述偏置电压Vbs2的一端连接，所 述述NMOS管MN9的漏级与所述匪OS管MN5的栅极以及所述PMOS管MP9的漏级连接，所述PMOS 管MP9的栅极与所述PMOS管MP8的栅极以及所述偏置电压Vbsl的一端连接，所述PMOS管MP9 的源极与所述匪OS管丽7的漏级以及PMOS管MP4的漏级连接，所述PMOS管MP4的栅极与所述 NMOS管MN3的栅极、所述PMOS管MP2的栅极以及所述输出缓冲电路连接，所述PMOS管MP4的源 极接电源电压VDD。
[0010] 所述输出缓冲电路包括PMOS管MP5、PM0S管MP10、PM0S管MP11、NM0S管MNlO和匪OS 管MNl 1;所述PMOS管MP5的源极接电源电压VDD，所述PMOS管MP5的栅极与所述PMOS管MP2的 栅极连接，所述PMOS管MP5的漏级与所述PMOS管MP10的源极连接，所述PMOS管MP10的栅极与 所述PMOS管MP8的漏级、所述匪OS管丽8的漏级以及所述NMOS管丽10的栅极连接，所述匪OS 管丽10的源极接地，所述NMOS管丽10的漏级与所述PMOS管MP10的漏级、所述PMOS管MP1的栅 极以及所述匪OS管MNl 1的栅极连接，所述PMOS管MPl 1的源极接电源电压VDD，所述PMOS管 MP11的漏级与所述NMOS管丽11的漏级以及输出端Vout连接，所述NMOS管丽11的源极接地。
[0011] 所述匪OS管丽3的尺寸是所述NMOS管丽1尺寸的N(N=4~10)倍，所述匪OS管丽1的 尺寸与所述匪OS管丽2的尺寸相等，所述PMOS管MP2的尺寸是所述PMOS管MPl尺寸的N(N = 4 ~IO)倍，所述PMOS管MP6的尺寸与所述PMOS管MP7的尺寸相等，所述匪OS管MN6的尺寸与所 述NMOS管MN7的尺寸相等。
[0012] 本发明采用上述方案，与现有技术相比，具有如下有益效果：
[0013] 1、本发明的输入级采用匪OS差分对和PMOS差分对并联结构，可以在GND至电源电 压VDD全电压范围内进行比较，实现了共模输入电压范围的最大化，达到轨对轨；
[0014] 2、本发明通过合理设计晶体管(匪OS和PMOS)尺寸，实现电路共模输入范围三个区 域(仅NMOS差分输入对导通、仅PMOS差分输入对导通及NMOS和PMOS差分输入对管同时导通） 的跨导一样大，即在整个共模输入范围内维持跨导恒定；
[0015] 3、本发明所采用的技术方案简单，成本低廉，易于大规模应用，具有很好的实用 性。
【附图说明】
[0016] 图1为本发明一种恒定跨导轨对轨电压比较器原理结构示意图。
【具体实施方式】
[0017] 现结合附图和【具体实施方式】对本发明进一步说明。
[0018] 参见图1，本发明的一种恒定跨导轨对轨电压比较器，包括偏置电路100、双差分输 入电路200、有源负载300及输出缓冲电路400;所述偏置电路100与双差分输入电路200、有 源负载300及输出缓冲