寄存器，其中，第一 移位寄存器100具有并行输入、并行输出和串行输出功能，第二移位寄存器200具有串行输 入、并行输出功能;第一移位寄存器100的4个并行输入端LO~L3依次连接至11、12、13、14， 第二移位寄存器200的串行输入端D2连接至第一移位寄存器100的串行输出端Q13。第一移 位寄存器100、第二移位寄存器200的移位脉冲输入端CLKl、CLK2均连接至移位脉冲CP2，第 一移位寄存器100的预置脉冲输入端CLKO连接至扫描脉冲CPl。
[0035] 状态码寄存器500要求寄存8位二进制数据，其8位数据输入端D57~D50中的4位连 接至第一移位寄存器100的并行输出端Q13~QlO，另外4位连接至第二移位寄存器200的并 行输出端Q23~Q20;实施例中，D57~D54连接至Q23~Q20，D53~D50连接至Q13~Q10。状态 码寄存器500的接收脉冲输入端CLK5连接至扫描脉冲CPl。
[0036] 编码器300的8个输入端A7~AO连接至状态码寄存器500的8个数据输出端Q57~ Q50。编码器300输出经过扫描编码确定的4位二进制键号。
[0037]图3实施例中，第二移位寄存器200可以选择由各种中规模集成移位寄存器组成， 或者由边沿触发器组成；由边沿触发器组成第二移位寄存器200时，优选由边沿触发的D触 发器组成。状态码寄存器500由边沿触发器组成，优选由边沿触发的D触发器组成，例如，选 择双D触发器CD4013，或者4D触发器74HC175，或者8D触发器74HC273组成。
[0038]图4是本发明实施例的第一移位寄存器100的电路图，由4个置位、复位功能均高电 平有效的D触发器101~104、8个或非门105~112组成。实施例中，D触发器101~104选择双D 触发器⑶4013,其触发脉冲上升沿有效。扫描脉冲CPl通过8个或非门105~112控制D触发器 101~104的置位、复位功能。以D触发器101为例，扫描脉冲CPl为高电平时，或非门105、或非 门106输出低电平，D触发器101的置位、复位功能无效;扫描脉冲CPl为低电平且LO = O时，或 非门105的输出为丽，或非门106的输出为LO，即D触发器101的置位功能无效、复位功能有 效，使QlO = O;扫描脉冲CPl为低电平且LO=I时，或非门105的输出为顶，或非门106的输出 为L0, 即D触发器101的置位功能有效、复位功能无效，使QlO = UD触发器102~104的工作原 理与D触发器101-样，当扫描脉冲CPl为低电平时，Q10 = L0，Q11=L1，Q12 = L2，Q13 = L3;当 扫描脉冲CPl为高电平时，由于D触发器101~104的触发脉冲输入端CLK10、CLK11、CLK12、 CLK13均连接至CP2，因此，在每个移位脉冲CP2的上升沿，第一移位寄存器100移一次位，即 Q13 = Q12，Q12 = Q11，Q11=Q10，Q10 = 0。
[0039] 图3实施例中，编码器300为只读存储器。只读存储器的地址输入端A7~AO为编码 器300的输入端，只读存储器的数据输出端D3~DO为编码器300的编码输出端C3~C0。
[0040] 独立式键盘扫描编码电路的工作原理如下：
[0041 ]扫描编码电路在扫描脉冲CPl、移位脉冲CP2的控制下工作，相关的脉冲时序图如 图5所示。
[0042] 实施例中CP1、CP2的时序满足以下要求:在一个周期中，CPl有1个脉冲，CP2有4个 脉冲;各脉冲按照1个CPl脉冲、4个CP2脉冲的顺序周而复始。
[0043] 满足时序要求的CPl、CP2脉冲可以由各种脉冲分配器产生，图6是本发明实施例的 脉冲电路原理图，由振荡器801、计数器802、脉冲分配器803组成。图5中的时钟脉冲CP由振 荡器产生，CP送至计数器802进行计数，计数器802为10进制计数器，其结果P的10个状态(数 值)依次为P0-P9,如图5所示。实施例中的脉冲分配器803采用ROM存储器实现，在此称为脉 冲分配ROM存储器。脉冲分配ROM存储器的地址输入连接至计数器802的计数输出，脉冲分配 ROM存储器的2位数据输出端分别输出为CP1脉冲、CP2脉冲。脉冲分配ROM存储器的写入内容 见表1。
[0044] 表1脉冲分配ROM存储器数据表
[0046] 表1中的ROM存储器地址，即计数器输出至少为4位二进制码。一般情况下，计数器 802如果采用二进制加法规则，则PO~P9顺序对应4位二进制码0000~1001，即ROM存储器地 址范围为〇〇〇〇~1001，地址〇〇〇〇~1001的存储内容为表1中PO~P9对应的内容。
[0047] 脉冲分配ROM存储器需要2位数据输出。设脉冲分配ROM存储器的地址输入有R位， 当独立式键盘有N位键盘状态信号输出时，R的选择需要满足2 1?大于等于2 X (N+1)。
[0048] 振荡器801为多谐振荡器。扫描脉冲CPl的周期为20~IOOmstXPl、CP2也可以由独 立式键盘扫描编码电路之外的电路或者装置提供。
[0049] 第一移位寄存器100在扫描脉冲CPl的控制下，对独立式键盘400输出的状态信号 11、12、13、14进行数据锁存，此时第一移位寄存器100的输出称为现态键值;第二移位寄存 器200在上一周期经由4个CP2脉冲的控制，将上一周期扫描脉冲CPl锁存至第一移位寄存器 100的输出移位到第二移位寄存器200输出端，因此，此时第二移位寄存器200的输出称为前 态键值。
[0050] 扫描脉冲CPl将第一移位寄存器100输出的现态键值、第二移位寄存器200输出的 前态键值锁存在状态码寄存器500的输出端，状态码寄存器500的输出同样为前态键值与现 态键值。
[0051] 第一移位寄存器100、第二移位寄存器200的移位脉冲均边沿有效，因此，CP2可以 是正脉冲，也可以是负脉冲。
[0052]第一移位寄存器100的预置脉冲为边沿有效且扫描脉冲CPl为正脉冲时，要求第一 移位寄存器100的预置脉冲为上升沿有效，状态码寄存器500的接收脉冲为下降沿有效;第 一移位寄存器100的预置脉冲为边沿有效且扫描脉冲CPl为负脉冲时，要求第一移位寄存器 100的预置脉冲为下降沿有效，状态码寄存器500的接收脉冲为上升沿有效。第一移位寄存 器100的预置脉冲为高电平有效时，要求扫描脉冲CPl为正脉冲，状态码寄存器500的接收脉 冲为下降沿有效;第一移位寄存器100的预置脉冲为低电平有效时，要求扫描脉冲CPl为负 脉冲，状态码寄存器500的接收脉冲为上升沿有效。实施例中，第一移位寄存器100的预置脉 冲为低电平有效，所以扫描脉冲CPl为负脉冲，状态码寄存器500的接收脉冲为上升沿有效。 [0053]实施例中，状态码寄存器500数据输出端输出的4位现态键值和4位前态键值共同 组成8位状态码。所述的8位状态码用于识别独立式键盘的当前状态和操作状态。例如，本实 施例中，无键按下的状态码是11111111 ;S1键单键按下操作的状态码是11111110 ;S1键单键 按下且维持的状态码是11101110; Sl键单键释放操作的状态码是11101111 ;S2键单键按下 操作的状态码是111 11101 ;S4键单键按下操作的状态码是11110111 ;S2+S1组合操作的Sl按 下操作，表示先按下S2后，在S2维持按下的状态再按下Sl的操作，该操作的状态码是 Iiomoo0
[0054] 编