一种抗抖动电路、方法及基于该电路的逐次逼近型模数转换器的制造方法
【专利摘要】本发明公开了一种抗抖动电路、方法及基于该电路的逐次逼近型模数转换器，它包括寄生电感L1、寄生电感L2、寄生电阻R1、寄生电阻R2、开关S1、电容C1、电容C2、开关S2和开关S3，寄生电感L1的输入端与信号输入端Vin连接，寄生电感L1的输出端依次通过寄生电阻R1、开关S1和电容C1与信号输出端Vout连接，寄生电感L2的输入端与信号输入端VDD连接，寄生电感L2的输出端通过寄生电阻R2与开关S2的不动端口a连接，开关S2的不动端口b通过电容C1与信号输出端Vout连接，开关S2的动端c通过电容C2与单开关S3的动端c连接，开关S3的不动端口b与地对接，开关S3的不动端口a与信号输入端VDD连接。本发明可有效降低由绑定线所引起的抖动，提高集成电路的响应速度。
【专利说明】
一种抗抖动电路、方法及基于该电路的逐次逼近型模数转换器
技术领域
[0001]本发明涉及集成电路领域，特别是涉及一种具有高响应速度的抗抖动电路和其实现方法，以及基于该抗抖动电路所设计的逐次逼近型模数转换器。
【背景技术】
[0002]印刷电路板布线产生的主要寄生元件包括:寄生电阻、寄生电容和寄生电感。例如:PCB的寄生电阻由元件之间的走线形成；电路板上的走线、焊盘和平行走线会产生寄生电容；寄生电感的产生途径包括环路电感、互感和过孔。当将电路原理图转化为实际的PCB时，所有这些寄生元件都可能对电路的有效性产生干扰。
[0003]—般的IC芯片均是通过Bonding封装方式进行封装，采用Bonding封装方式所制成的产品，具有安全、稳定、使用寿命长等优点，使得Bonding封装方式被广泛应用。但是由于绑定线本身的特性，使得输入信号通过绑定线进入IC芯片时，该绑定线所输出的信号会发送抖动，影响了输入信号的质量，同时也导致后续芯片的处理结果不精确。
[0004]如图1所示，在传统的集成电路中，集成电路一般采用绑定线来进行封装，绑定线一般可等效于串联的寄生电感和寄生电阻，当封装芯片对通过绑定线传输过来的信号进行处理时，一般都要经过若干个采样/保持电容C，寄生电感L的输入端与信号输入端Vin连接，寄生电感L的输出端与寄生电阻R的输入端连接，寄生电阻R的输出端通过控制开关S与采样/保持电容C的下极板连接，采样/保持电容C的上极板与信号输出端Vout连接。
[0005]如图2所示，当控制开关S合闭时，输入信号Vin通过寄生电感L和寄生电阻R，输出信号Vout会发生强烈的抖动，致使输出信号Vout不稳定，而根据采样/保持电容C容值和输入信号Vin的大小，以及由于该绑定线的质量和封装的工艺等多方面的因素，直接影响着输出信号Vout抖动的持续时间tl和抖动的幅度。
[0006]若处理单元的响应速度较快，芯片的响应时间T2小于该抖动持续时间Tl时，该后续芯片处理单元将会对抖动持续时间tl内的输出信号Vout进行处理，而该时刻的输出信号Vout并没有达到稳定状态，这将导致芯片处理单元输出的处理信号不准确。
[0007]而想要芯片处理单元输出准确的处理结果，就得延长芯片的响应时间T2，使芯片处理单元对抖动信号后的输出信号Vout进行处理。但这必将降低芯片的响应速度，降低芯片的工作效率。
[0008]在逐次逼近型模数转换器中，其内部的DAC转换器的精度直接影响到该ADC转换器的精度，所以对DAC转换器精度有较高的要求。
[0009]而传统的DAC转换器中，其内部的电容阵列均通过绑定线传输过来的电信号进行充能，由上述分析可知，采用这种原始的方式，一方面使得其输出信号V.会发送抖动，影响后续的处理工作；一方面其充能时间较长，影响模数转换器的转换效率。
【发明内容】
[0010]本发明的目的在于克服现有技术的不足，提供一种抗抖动电路、方法及基于该电路的逐次逼近型模数转换器，对传统采用Bonding封装方式的集成电路进行改进，可有效降低由绑定线所引起的抖动，同时，提高集成电路的响应速度。
[0011]本发明的目的是通过以下技术方案来实现的:一种抗抖动电路，它包括第一寄生电感L1、第一寄生电阻Rl、控制开关SI和第一电容Cl，所述的第一寄生电感LI的输入端与信号输入端Vin连接，第一寄生电感LI的输出端与第一寄生电阻Rl的输入端连接，第一寄生电阻Rl的输出端通过控制开关SI与第一电容Cl的下极板连接，第一电容Cl的上极板与信号输出端Vout连接。
[0012]它还包括第二寄生电感L2、第二寄生电阻R2、第一单刀双掷开关S2、第二电容C2和第二单刀双掷开关S3，所述的第二寄生电感L2的输入端与信号输入端VDD连接，第二寄生电感L2的输出端与第二寄生电阻R2的输入端连接，第二寄生电阻R2的输出端与第一单刀双掷开关S2的不动端口 a连接，第一单刀双掷开关S2的不动端口 b与第一电容Cl的下极板连接，第一单刀双掷开关S2的动端c与第二电容C2的上级板连接，第二电容C2的下极板与第二单刀双掷开关S3的动端c连接，第二单刀双掷开关S3的不动端口 b与地对接，第二单刀双掷开关S3的不动端口 a与信号输入端VDD连接。
[0013]所述的第一寄生电感LI和第一寄生电阻Rl组成第一绑定线的等效电路，第二寄生电感L2和第二寄生电阻R2组成第二绑定线的等效电路。
[0014]所述的第一电容Cl的容量与第二电容C2的容量相同，信号输入端Vin的值与信号输入端VDD的值相同。
[0015]—种抗抖动电路的实现方法，它包括以下步骤:
[0016]步骤1，第二电容C2进行充电:在闭合控制开关SI之前，首先将第一单刀双掷开关S2的不动端口 a与其动端c闭合，将第二单刀双掷开关S3的不动端口 b与其动端c闭合，使得第二电容C2的上极板依次通过第一单刀双掷开关S2、第二寄生电阻R2和第二寄生电感L2与信号输入端VDD连接，第二电容C2的下极板通过第二单刀双掷开关S3与地对接；输入信号VDD开始为第二电容C2充电。
[0017]步骤2，切换开关:闭合控制开关SI，第一单刀双掷开关S2的不动端口 b与其动端c闭合，第二单刀双掷开关S3的不动端口 a与其动端c闭合，使得第二电容C2的下极板与信号输入端VDD连接，第二电容C2的上极板与第一电容Cl的下极板连接，第二电容C2的上极板依次通过控制开关S1、第一寄生电阻Rl和第一寄生电感LI与信号输入端Vin连接。
[0018]步骤3，第二电容C2上的电荷量转移到第一电容Cl:第二电容C2的下极板由与地对接变成与信号输入端VDD连接，第二电容C2上极板的电位由输入信号VDD变成输入信号Vin，第二电容C2上的电荷转移到第一电容Cl上。
[0019]步骤I中所述的第二电容C2充电完成后，第二电容C2上的电荷量Q2的计算公式为:
[0020]Q2 = VDDXC2o
[0021]步骤3中所述的第二电容C2上的电荷转移到第一电容Cl上后，第二电容C2上的电荷量Q2'的计算公式为:
[0022]Q2' = (Vin — VDD) XC2。
[0023]从第二电容C2到第一电容Cl的转移电荷量Δ Q的计算公式为:
[0024]AQ = Q2 — Q2, = (2VDD — Vin) XC2。
[0025]第一电容Cl充满能所需的电容量Ql的计算公式为:
[0026]Ql = VinXCl0
[0027]所述的第一电容Cl的容量与第二电容C2的容量相同，输入信号Vin的值与输入信号VDD的值相同，即Vin = VDD，Cl = C2。
[0028]因此，转移电荷量AQ的计算公式为:
[0029]AQ= (2VDD — Vin) XC2
[0030]= VDD X C2
[0031]= Ql0
[0032]一种基于权利要求1?2中任一项所述电路的逐次逼近型模数转换器，它包括比较器、数模转换器DAC、逐次逼近寄存器和逻辑控制单元，所述的比较器的反相输入端与数模转换器DAC的输出端V.连接，比较器的输出端CMP_0UT与逻辑控制单元的输入端连接，逻辑控制单元的控制输出端与逐次逼近寄存器的输入端连接，逐次逼近寄存器的输出端与数模转换器DAC的开关控制端连接，数模转换器DAC的输入端输入参考电压VREF。
[0033]所述的数模转换器DAC包括第一寄生电感L1、第一寄生电阻Rl、第二寄生电感L2、第二寄生电阻R2、第一电容阵列和第二电容阵列。
[0034]所述的第一电容阵列为由η个按照二进制加权排列的第一电容分别串联连接η个第一单刀双掷开关组成的二进制电容阵列。
[0035]其中，各第一单刀双掷开关的不动端a均依次通过第一寄生电阻Rl和第一寄生电感LI与参考电压Vref连接，其另一不动端b均与地对接，其动端c分别与其对应的第一电容的下极板连接，各第一电容的上极板均与数模转换器DAC的输出端Vdm连接。
[0036]所述的第二电容阵列为由η个第二单刀双掷开关分别依次串联连接η个与第一电容相对应的第二电容和η个第三单刀双掷开关组成的预充电二进制电容阵列。
[0037]其中，各第二单刀双掷开关的不动端a均依次通过第二寄生电阻R2和第二寄生电感L2与电源VDD连接，其不动端b分别与各第一电容的下极板连接，其动端c分别与各第二电容的上极板连接，各第二电容的下极板分别与其对应的第三单刀双掷开关的动端c连接，各第三单刀双掷开关的不动端b均与地对接，各第三单刀双掷开关的不动端a均与工作电压VDD连接。
[0038]各第一单刀双掷开关、各第二单刀双掷开关和各第三单刀双掷开关的控制端均与逐次逼近寄存器的输出端连接。
[0039]所述的各第一电容的容量分别与其对应的第二电容的容量相等，参考电压Vref的电压值与工作电压VDD的电压值相等。
[0040]所述的数模转换器DAC还包括冗余位电容CO，所述的冗余位电容CO的上极板与数模转换器DAC的输出端Vdm连接，冗余位电容CO的下极板与地对接。
[0041]它包括采样保持电路，所述的采样保持电路的输入端与模拟信号输入端Vin连接，采样保持电路的输出端与比较器的同相输入端连接。
[0042]本发明的有益效果是:
[0043]I)本发明对传统采用Bonding封装方式的集成电路进行改进，可有效降低由绑定线所引起的抖动，同时，提尚集成电路的响应速度。
[0044]2)本发明所提出的防抖动电路及方法，有效提高电路的响应速度，更适合高速的SAR_ADCo
[0045]3)本发明中的数模转换器DAC，其输出信号VDAe的抖动幅度小，抖动持续时间短，可有效提高模数转换器ADC的精度，提高其转换效率。
【附图说明】
[0046]图1为传统采用Bonding封装方式的集成电路的部分等效电路图；
[0047]图2为传统采用Bonding封装方式的集成电路的响应示意图；
[0048]图3为本发明中具有高响应速度的抗抖动电路的电路原理图；
[0049]图4为本发明中具有高响应速度的抗抖动电路的实现方法的流程图；
[0050]图5为本发明中逐次逼近型模数转换器的实施例一的系统框图；
[0051]图6为本发明中逐次逼近型模数转换器的实施例一的电路原理图；
[0052]图7为本发明中逐次逼近型模数转换器的实施例二的系统框图；
[0053]图8为本发明中逐次逼近型模数转换器的实施例二的电路原理图；
[0054]图9为本发明中响应过程对比示意图。
【具体实施方式】
[0055]下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
[0056](一 )抗抖动电路
[0057]本发明提出了一种具有高响应速度的抗抖动电路，用于降低集成电路中由于寄生电感和寄生电阻所引起的抖动，提尚集成电路的响应速度。
[0058]如图3所示，本发明对传统采用Bonding封装方式的集成电路进行改进，可有效降低由绑定线所引起的抖动，同时，提高集成电路的响应速度。
[0059]本发明所应用的集成电路包括第一寄生电感L1、第一寄生电阻Rl、控制开关SI和第一电容Cl，所述的第一寄生电感LI的输入端与信号输入端Vin连接，第一寄生电感LI的输出端与第一寄生电阻Rl的输入端连接，第一寄生电阻Rl的输出端通过控制开关SI与第一电容Cl的下极板连接，第一电容Cl的上极板与信号输出端Vout连接。
[0060]本发明在原集成电路的基础上增设了第二寄生电感L2、第二寄生电阻R2、第一单刀双掷开关S2、第二电容C2和第二单刀双掷开关S3，所述的第二寄生电感L2的输入端与信号输入端VDD连接，第二寄生电感L2的输出端与第二寄生电阻R2的输入端连接，第二寄生电阻R2的输出端与第一单刀双掷开关S2的不动端口 a连接，第一单刀双掷开关S2的不动端口 b与第一电容Cl的下极板连接，第一单刀双掷开关S2的动端c与第二电容C2的上级板连接，第二电容C2的下极板与第二单刀双掷开关S3的动端c连接，第二单刀双掷开关S3的不动端口 b与地对接，第二单刀双掷开关S3的不动端口 a与信号输入端VDD连接。
[0061]所述的第一寄生电感LI和第一寄生电阻Rl组成第一绑定线的等效电路，第二寄生电感L2和第二寄生电阻R2组成第二绑定线的等效电路。
[0062]所述的第一电容Cl的容量与第二电容C2的容量相同，信号输入端Vin的值与信号输入端VDD的值相同。
[0063]( 二)抗抖动电路的实现方法
[0064]如图4所示，一种具有高响应速度的抗抖动电路的实现方法，用于降低集成电路中由于寄生电感和寄生电阻所引起的抖动，提高集成电路的响应速度，它包括以下步骤:
[0065]步骤1，第二电容C2进行充电:在闭合控制开关SI之前，首先将第一单刀双掷开关S2的不动端口 a与其动端c闭合，将第二单刀双掷开关S3的不动端口 b与其动端c闭合，使得第二电容C2的上极板依次通过第一单刀双掷开关S2、第二寄生电阻R2和第二寄生电感L2与信号输入端VDD连接，第二电容C2的下极板通过第二单刀双掷开关S3与地对接；输入信号VDD开始为第二电容C2充电。
[0066]步骤2，切换开关:闭合控制开关SI，第一单刀双掷开关S2的不动端口 b与其动端c闭合，第二单刀双掷开关S3的不动端口 a与其动端c闭合，使得第二电容C2的下极板与信号输入端VDD连接，第二电容C2的上极板与第一电容Cl的下极板连接，第二电容C2的上极板依次通过控制开关S1、第一寄生电阻Rl和第一寄生电感LI与信号输入端Vin连接。
[0067]步骤3，第二电容C2上的电荷量转移到第一电容Cl:第二电容C2的下极板由与地对接变成与信号输入端VDD连接，第二电容C2上极板的电位由输入信号VDD变成输入信号Vin，第二电容C2上的电荷转移到第一电容Cl上。
[0068]步骤I中所述的第二电容C2充电完成后，第二电容C2上的电荷量Q2的计算公式为:
[0069]Q2 = VDDXC2。
[0070]步骤3中所述的第二电容C2上的电荷转移到第一电容Cl上后，第二电容C2上的电荷量Q2'的计算公式为:
[0071]Q2, = (Vin — VDD) XC2。
[0072]从第二电容C2到第一电容Cl的转移电荷量Δ Q的计算公式为:
[0073]AQ = Q2 — Q2, = (2VDD — Vin) XC2。
[0074]第一电容Cl充满能所需的电容量Ql的计算公式为:
[0075]Ql = VinXCl0
[0076]所述的第一电容Cl的容量与第二电容C2的容量相同，输入信号Vin的值与输入信号VDD的值相同，即Vin = VDD，Cl = C2。
[0077]因此，转移电荷量AQ的计算公式为:
[0078]AQ= (2VDD — Vin) XC2
[0079]= VDD X C2
[0080]= Ql0
[0081]这样第一电容Cl原本由输入信号Vin来提供电荷量，变为由第二电容C2来提供。
[0082]由于输入信号VDD和输入信号Vin的数值相等，控制开关SI输出端的电势与第一寄生电感LI输入端的电势相等，这样第一电容Cl基本不依赖Vin进行充能，基本全部通过第二电容C2上的电荷转移来充能。
[0083](三)逐次逼近型模数转换器
[0084]逐次逼近型ADC(SAR_ADC)的工作原理为:模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“ I ”电平而其余位均为“O”电平，此时数字模拟转换器DAC输出电压Vdac为0.5VREF，其中Vref为提供给ADC的基准电压。由比较器对V ^和V DAC进行比较，若V IN>VDAC，则比较器输出“ I”电平，N位寄存器的最高有效位MSB保持“ I”电平；反之，若VIN〈VDAe，则比较器输出“O”电平，N位寄存器的最高有效位MSB被置为“O”电平。一次比较结束后，最高有效位MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“ 1”，其余位置“O”，进行下一次比较，直至最低有效位LSB比较完毕。整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。
[0085]SAR_ADC在采样完成后，进行转换的过程中，如上所述，需要从最高有效位开始接Vref来进行比较，传统的SAR_ADC的Vref电平一般由外部电源来提供，由于绑定线上的寄生电感与电阻，导致响应过程中Vdm会出现较大的波动，延长了 V.在芯片内部的稳定时间。其等效的电路图如图1所示，其响应图如图2所示。
[0086]如图5所示，一种基于所述电路的逐次逼近型模数转换器的实施例之一，它包括采样保持电路、比较器、数模转换器DAC、逐次逼近寄存器和逻辑控制单元，所述的采样保持电路的输入端与模拟信号输入端Vin连接，采样保持电路的输出端与比较器的同相输入端连接，比较器反相输入端与数模转换器DAC的输出端Vdac连接，比较器的输出端CMP_0UT与逻辑控制单元的输入端连接，逻辑控制单元的控制输出端与逐次逼近寄存器的输入端连接，逐次逼近寄存器的输出端与数模转换器DAC的开关控制端连接，数模转换器DAC的输入端输入参考电压Vref。
[0087]它还包括其它模拟电路，所述的其它模拟电路主要包括偏置电路，偏置电路与比较器和采样保持电路连接，为比较器中的预放大器，以及采样保持电路等提供直流偏置。
[0088]如图6所示，所述的数模转换器DAC包括第一寄生电感L1、第一寄生电阻Rl、第二寄生电感L2、第二寄生电阻R2、第一电容阵列和第二电容阵列。
[0089]所述的第一电容阵列为由η个按照二进制加权排列的第一电容分别串联连接η个第一单刀双掷开关组成的二进制电容阵列。
[0090]其中，第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn的不动端a均依次通过第一寄生电阻Rl和第一寄生电感LI与参考电压Vref连接，其另一不动端b均与地对接，其动端c分别与第一电容Cl、第一电容C2、第一电容C3、……、第一电容Cn的下极板连接，第一电容Cl、第一电容C2、第一电容C3、……、第一电容Cn的上极板均与数模转换器DAC的输出端Vdm连接。
[0091]所述的第二电容阵列为由η个第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn分别依次串联连接η个与第一电容相对应的第二电容Cl、第二电容C2、第二电容C3、……、第二电容Cn和η个第二单刀双掷开关S1、
第二单刀双掷开关S2、第二单刀双掷开关S3、......、第二单刀双掷开关Sn组成的预充电二进制电容阵列。
[0092]其中，第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn的不动端a均依次通过第二寄生电阻R2和第二寄生电感L2与电源VDD连接，其不动端b分别与第一电容Cl、第一电容C2、第一电容C3、……、第一电容Cn的下极板连接，其动端c分别与第二电容Cl、第二电容C2、第二电容C3、......、第二电容Cn
的上极板连接。第二电容Cl、第二电容C2、第二电容C3、......、第二电容Cn的下极板分别与第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的动端c连接，第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的不动端b均与地对接，第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的不动端a均与工作电压VDD连接。
[0093]第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn、第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn和第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的控制端均与逐次逼近寄存器的输出端连接。
[0094]所述的第一寄生电感LI和第一寄生电阻Rl组成第一绑定线的等效电路，第二寄生电感L2和第二寄生电阻R2组成第二绑定线的等效电路。
[0095]所述的第一电容Cl、第一电容C2、第一电容C3、……、第一电容Cn的容量分别与第二电容Cl、第二电容C2、第二电容C3、……、第二电容Cn的容量相等，参考电压Vref的电压值与工作电压VDD的电压值相等。
[0096]所述的数模转换器DAC还包括冗余位电容CO，所述的冗余位电容CO的上极板与数模转换器DAC的输出端Vdm连接，冗余位电容CO的下极板与地对接。
[0097]如图7所示，一种基于所述电路的逐次逼近型模数转换器的实施例之二，它包括比较器、数模转换器DAC、逐次逼近寄存器和逻辑控制单元，所述的数模转换器DAC中集成有采样保持电路，数模转换器DAC的采样端与模拟信号输入端Vin连接，比较器的同相输入端与地对接，比较器反相输入端与数模转换器DAC的输出端V.连接，比较器的输出端CMP_OUT与逻辑控制单元的输入端连接，逻辑控制单元的控制输出端与逐次逼近寄存器的输入端连接，逐次逼近寄存器的输出端与数模转换器DAC的开关控制端连接，数模转换器DAC的输入端输入参考电压Vref。
[0098]如图8所示，所述的数模转换器DAC为集成有采样保持电路的改进型DAC，它包括第一寄生电感L1、第一寄生电阻R1、第二寄生电感L2、第二寄生电阻R2、第一电容阵列和第二电容阵列。
[0099]所述的第一电容阵列为由η个按照二进制加权排列的第一电容分别串联连接η个第一单刀三掷开关S1、第一单刀三掷开关S2、第一单刀三掷开关S3、……、第一单刀三掷开关Sn组成的二进制电容阵列。
[0100]其中，第一单刀三掷开关S1、第一单刀三掷开关S2、第一单刀三掷开关S3、……、第一单刀三掷开关Sn的不动端a均依次通过第一寄生电阻Rl和第一寄生电感LI与参考电压Vref连接，其另一不动端b均与地对接，其另一不动端D均与模拟信号输入端Vin连接，
其动端c分别与第一电容Cl、第一电容C2、第一电容C3、......、第一电容Cn的下极板连接，
第一电容Cl、第一电容C2、第一电容C3、……、第一电容Cn的上极板均与数模转换器DAC的输出端Vdac连接。
[0101]所述的第二电容阵列为由η个第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn分别依次串联连接η个与第一电容相对应的第二电容Cl、第二电容C2、第二电容C3、……、第二电容Cn和η个第二单刀双掷开关S1、
第二单刀双掷开关S2、第二单刀双掷开关S3、......、第二单刀双掷开关Sn组成的预充电二进制电容阵列。
[0102]其中，第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn的不动端a均依次通过第二寄生电阻R2和第二寄生电感L2与电源VDD连接，其不动端b分别与第一电容Cl、第一电容C2、第一电容C3、……、第一电容Cn的下极板连接，其动端c分别与第二电容Cl、第二电容C2、第二电容C3、......、第二电容Cn
的上极板连接。第二电容Cl、第二电容C2、第二电容C3、......、第二电容Cn的下极板分别与第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的动端c连接，第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的不动端b均与地对接，第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的不动端a均与工作电压VDD连接。
[0103]第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn、第一单刀双掷开关S1、第一单刀双掷开关S2、第一单刀双掷开关S3、……、第一单刀双掷开关Sn和第二单刀双掷开关S1、第二单刀双掷开关S2、第二单刀双掷开关S3、……、第二单刀双掷开关Sn的控制端均与逐次逼近寄存器的输出端连接。
[0104]所述的第一寄生电感LI和第一寄生电阻Rl组成第一绑定线的等效电路，第二寄生电感L2和第二寄生电阻R2组成第二绑定线的等效电路。
[0105]所述的第一电容Cl、第一电容C2、第一电容C3、……、第一电容Cn的容量分别与第二电容Cl、第二电容C2、第二电容C3、……、第二电容Cn的容量相等，参考电压Vref的电压值与工作电压VDD的电压值相等。
[0106]该实施案例中的数模转换器DAC还可包括冗余位电容CO，所述的冗余位电容CO的上极板与数模转换器DAC的输出端Vdm连接，冗余位电容CO的下极板与地对接。
[0107]如图9所示，改进后的模数转换器ADC和传统的模数转换器ADC相比，改进后的模数转换器ADC其响应时间要快的多。实施案例一和实施案例二中数模转换器DAC的输出信号Vdm的抖动幅度小，抖动持续时间短，可有效提高模数转换器ADC的精度，提高其转换效率。
【主权项】
1.一种抗抖动电路，它包括第一寄生电感L1、第一寄生电阻R1、控制开关SI和第一电容Cl，所述的第一寄生电感LI的输入端与信号输入端Vin连接，第一寄生电感LI的输出端与第一寄生电阻Rl的输入端连接，第一寄生电阻Rl的输出端通过控制开关SI与第一电容Cl的下极板连接，第一电容Cl的上极板与信号输出端Vout连接，其特征在于: 它还包括第一单刀双掷开关S2、第二电容C2和第二单刀双掷开关S3，所述的第二寄生电感L2的输入端与信号输入端VDD连接，第二寄生电感L2的输出端与第二寄生电阻R2的输入端连接，第二寄生电阻R2的输出端与第一单刀双掷开关S2的不动端口 a连接，第一单刀双掷开关S2的不动端口 b与第一电容Cl的下极板连接，第一单刀双掷开关S2的动端c与第二电容C2的上级板连接，第二电容C2的下极板与第二单刀双掷开关S3的动端c连接，第二单刀双掷开关S3的不动端口 b与地对接，第二单刀双掷开关S3的不动端口 a与信号输入端VDD连接。2.根据权利要求1所述的一种抗抖动电路，其特征在于:所述的第一电容Cl的容量与第二电容C2的容量相同，信号输入端Vin的值与信号输入端VDD的值相同。3.一种抗抖动方法，其特征在于:它包括以下步骤: 步骤1，第二电容C2进行充电:在闭合控制开关SI之前，首先将第一单刀双掷开关S2的不动端口 a与其动端c闭合，将第二单刀双掷开关S3的不动端口 b与其动端c闭合，使得第二电容C2的上极板依次通过第一单刀双掷开关S2、第二寄生电阻R2和第二寄生电感L2与信号输入端VDD连接，第二电容C2的下极板通过第二单刀双掷开关S3与地对接；输入信号VDD开始为第二电容C2充电； 步骤2，切换开关:闭合控制开关SI，第一单刀双掷开关S2的不动端口 b与其动端c闭合，第二单刀双掷开关S3的不动端口 a与其动端c闭合，使得第二电容C2的下极板与信号输入端VDD连接，第二电容C2的上极板与第一电容Cl的下极板连接，第二电容C2的上极板依次通过控制开关S1、第一寄生电阻Rl和第一寄生电感LI与信号输入端Vin连接；步骤3，第二电容C2上的电荷量转移到第一电容Cl:第二电容C2的下极板由与地对接变成与信号输入端VDD连接，第二电容C2上极板的电位由输入信号VDD变成输入信号Vin，第二电容C2上的电荷转移到第一电容Cl上。4.根据权利要求3所述的一种抗抖动电路的实现方法，其特征在于: 步骤I中所述的第二电容C2充电完成后，第二电容C2上的电荷量Q2的计算公式为: Q2 = VDD X C2 ； 步骤3中所述的第二电容C2上的电荷转移到第一电容Cl上后，第二电容C2上的电荷量Q2'的计算公式为:Q2' = (Vin - VDD) X C2 ； 从第二电容C2到第一电容Cl的转移电荷量△ Q的计算公式为:Δ Q = Q2 — Q2' = (2VDD — Vin) X C2 ； 第一电容Cl充满能所需的电容量Ql的计算公式为:Ql = VinXCl ； 所述的第一电容Cl的容量与第二电容C2的容量相同，输入信号Vin的值与输入信号VDD 的值相同，即 Vin = VDD，Cl = C2 ； 因此，转移电荷量AQ的计算公式为: AQ= (2VDD — Vin) XC2 =VDDXC2 =Ql05.一种基于权利要求1?2中任一项所述电路的逐次逼近型模数转换器，其特征在于:它包括比较器、数模转换器DAC、逐次逼近寄存器和逻辑控制单元，所述的比较器的反相输入端与数模转换器DAC的输出端Vdm连接，比较器的输出端CMP_OUT与逻辑控制单元的输入端连接，逻辑控制单元的控制输出端与逐次逼近寄存器的输入端连接，逐次逼近寄存器的输出端与数模转换器DAC的开关控制端连接，数模转换器DAC的输入端输入参考电压Vref; 所述的数模转换器DAC包括第一寄生电感L1、第一寄生电阻Rl、第二寄生电感L2、第二寄生电阻R2、第一电容阵列和第二电容阵列； 所述的第一电容阵列为由η个按照二进制加权排列的第一电容分别串联连接η个第一单刀双掷开关组成的二进制电容阵列； 其中，各第一单刀双掷开关的不动端a均依次通过第一寄生电阻Rl和第一寄生电感LI与参考电压Vref连接，其另一不动端b均与地对接，其动端c分别与其对应的第一电容的下极板连接，各第一电容的上极板均与数模转换器DAC的输出端Vdm连接； 所述的第二电容阵列为由η个第二单刀双掷开关分别依次串联连接η个与第一电容相对应的第二电容和η个第三单刀双掷开关组成的预充电二进制电容阵列； 其中，各第二单刀双掷开关的不动端a均依次通过第二寄生电阻R2和第二寄生电感L2与电源VDD连接，其不动端b分别与各第一电容的下极板连接，其动端c分别与各第二电容的上极板连接，各第二电容的下极板分别与其对应的第三单刀双掷开关的动端c连接，各第三单刀双掷开关的不动端b均与地对接，各第三单刀双掷开关的不动端a均与工作电压VDD连接； 各第一单刀双掷开关、各第二单刀双掷开关和各第三单刀双掷开关的控制端均与逐次逼近寄存器的输出端连接。6.根据权利要求5所述的一种基于权利要求1所述电路的逐次逼近型模数转换器，其特征在于:所述的各第一电容的容量分别与其对应的第二电容的容量相等，参考电压Vref的电压值与工作电压VDD的电压值相等。7.根据权利要求5所述的一种基于权利要求1所述电路的逐次逼近型模数转换器，其特征在于:所述的数模转换器DAC还包括冗余位电容CO，所述的冗余位电容CO的上极板与数模转换器DAC的输出端Vdm连接，冗余位电容CO的下极板与地对接。8.根据权利要求5所述的一种基于权利要求1所述电路的逐次逼近型模数转换器，其特征在于:它包括采样保持电路，所述的采样保持电路的输入端与模拟信号输入端Vin连接，采样保持电路的输出端与比较器的同相输入端连接。
【文档编号】H03M1/38GK105827243SQ201510002072
【公开日】2016年8月3日
【申请日】2015年1月4日
【发明人】李彪, 向建军, 何天长, 叶飞
【申请人】成都锐成芯微科技有限责任公司