基于mosfet开关动态特性的驱动电路的制作方法
【专利摘要】本发明公开了一种基于MOSFET开关动态特性的驱动电路，其包括控制单元、隔离单元、MOSFET驱动单元。控制单元用于采样MOSFET开关过程中的栅极电压并产生MOSFET开关各阶段切换驱动电阻所需的逻辑信号。隔离单元用于实现控制单元与MOSFET驱动单元的电气隔离，提高电路抗干扰性。MOSFET驱动单元用于接收经电气隔离后控制单元的逻辑信号，完成MOSFET开关各阶段驱动电阻的切换。本发明基于MOSFET的动态开关特性，以牺牲较小开关速度和电路简易度的代价，提升了MOSFET器件的稳定性及安全性。
【专利说明】
基于MOSFET开关动态特性的驱动电路
技术领域
[0001] 本发明属于电子技术领域，更进一步设及电力电子技术领域中的一种基于金属- 氧化物半导体场效应晶体管M0SFET(Metal Oxide Semiconductor Field Effect Transistor)开关动态特性的驱动电路。本发明可用于改善MOSFET在开关过程中的电压过 冲及电流过冲，并兼顾开关器件的损耗，可用于指导设计MOSFET大功率电路的驱动电路。
【背景技术】
[0002] 目前，在电力电子技术领域中，常用的M0SFE巧区动方法有两种方案:一种是采用小 电阻驱动，另一种是采用大电阻驱动。小电阻驱动是指MOSFET栅极至地的驱动回路中采用 较小的驱动电阻。大电阻驱动是指MOSFET栅极至地的驱动回路中采用较大的驱动电阻。采 用小电阻驱动可W加快MOSFET开关速度，使得MOSFET开关损耗降低，有利于提升MOSFET应 用电路的系统效率，但是MOSFET开关过程时过大的di /化变化率，会引发开启时MOSFET漏电 流的过冲W及关断时会引起MOSFET源漏电压过冲，给电路稳定性带来隐患;采用大电阻驱 动可W降低开关过程中的di/dt的变化率，因此有利于降低开关期间MOSFET漏电流和源漏 电压的过冲，但是MOSFET开关损耗会增加，导致MOSFET应用电路系统效率降低。综上：从 MOSFET的驱动设计角度，影响MOSFET开关特性的关键因素为栅极驱动电阻。如何根据电路 要求W及MOSFET在开关状态时的动态特性来选择合适的栅极驱动电阻对于提高电路稳定 性及电路系统效率格外重要。
[0003] 南京航空航天大学在其申请专利"一种高可靠性M0SFE巧g动电路"（申请公布号CN 103944549A，申请号201410132304.3,申请日期2014.04.03)中公开了一种M0SFE巧区动电 路。该驱动电路中开启和关断阶段选用不同驱动电阻走不同驱动回路，可通过调节两个驱 动电阻的大小来调节MOSFET的开启与关断速度。该电路存在的不足之处是，对于开启或关 断任意一个过程，驱动电阻在选定后就不能改变。运意味着若选用小驱动电阻，那么开通或 关断速度就会变小，MOSFET开启时的电流过冲及和关断时的电压过冲就会变大。若选用大 驱动电阻，MOSFET开启时的电流过冲和关断时的电压过冲就会得到改善。但是开通或关断 速度就会变大，导致开关损耗增加。
[0004] 上海理工大学在其申请专利"一种大功率MOSFET驱动电路申请公布号CN 103715871A，申请号201410000233.1，申请日期2014.01.02)中公开了一种M0SFE巧区动电 路。该驱动电路中开启和关断阶段同样选用不同驱动电阻走不同驱动回路，可通过调节两 个驱动电阻的大小来调节MOSFET的开启与关断速度。该专利的一项权利要求中给出栅极电 阻取值为5-10欧，此范围的电阻取值有利于加快开关速度，降低开关损耗。但是，该电路存 在的不足之处是，关断时易导致MOSFET产生电压过冲。
[0005] 综上:减轻功率主电路中MOSFET关断时的过冲电压主要方法是给关断电路提供一 条较大阻抗的放电回路来抑制电流变化率，从而减轻有杂散电感引起的电压过冲。由于 MOSFET器件Ciss是固定不变的，由充放电时间常数t = Cis本巧知:提高开关速度的主要方式 就是减小充放电回路的阻抗。由于电压过冲和开关速度中存在矛盾，传统的固定电阻驱动 方法无法同时兼顾两者，使功率电路同时具有开关速度快和电路稳定性好的特点。
【发明内容】
[0006] 为了克服上述现有技术存在的不足，本发明的目的是提出一种基于M0SFET开关动 态特性的驱动电路。本发明可在M0SFET开关不同阶段选择不同驱动电阻来驱动M0SFET，在 开关过程的各危险阶段选用大电阻驱动，其余阶段选用小电阻驱动。本发明在M0SFET开关 速度及损耗变化不大的基础上，降低了M0SFET开关过程中的电流过冲及电压过冲，提高了 电路系统的稳定性。
[0007] 为实现本发明的目的，本发明包括控制单元、隔离单元、M0SFET驱动单元，控制单 元的第一个输出端、第二个输出端分别连接隔离单元的第二个输入端、第Ξ个输入端。隔离 单元的第一个输入端用于接收PWM输入信号。M0SFET驱动单元的第一个输入端、第二个输入 端、第Ξ个输入端分别连接隔离单元的第一个输出端、第二个输出端、第Ξ个输出端。
[000引控制单元用于采样第一个M0SFET开关过程中的栅极电压，并产生第一个M0SFET开 关过程各阶段切换驱动电阻的逻辑信号。控制单元中的Ξ个电压比较器U1A、U1B、U1F的同 相输入端，Ξ个电压比较器U1C、U1D、U1E的反向输入端均与M0SFET驱动单元中第一个 M0SFET栅极连接，Ξ个电压比较器U1A、U1B、U1F的反向输入端分别与参考电压V0、V1、V5连 接，Ξ个电压比较器U1C、U1D、U1E的同向输入端分别与参考电压V2、V3、V4连接，Ξ个电压比 较器U1A、U1B、U1C的输出端分别连接与口忍片AND1的Ξ个输入端。与口忍片AND1的输出端 连接或口忍片OR的一个输入端，或口忍片OR另一个输入端与反向器忍片INV的输出端连接。 反向器忍片INV输入端用于接收pmi输入信号，或口忍片OR的输出端与隔离单元中的光禪 U2B输入端连接。Ξ个电压比较器U1D、U1E、U1F的输出端分别连接与口忍片AND2的Ξ个输入 端，与口忍片AND2的输出端连接或非口忍片NOR的一个输入端，或非口忍片NOR的另一个输 入端用于接收PWM输入信号连接，或非口忍片NOR输出端与隔离单元中的光禪U2C输入端连 接。
[0009] 隔离单元用于实现控制单元与M0SFET驱动单元的电气隔离，提高电路抗干扰性。 隔离单元中的光禪U2A输入端用于接收PWM输入信号，光禪U2A的输出端与M0SFET驱动单元 的电平转换电路U3A的输入端连接。光禪U2B的输入端与控制单元中的或口忍片OR输出端连 接，光禪肥B的输出端与M0SFET驱动单元中的电平转换电路U3B的输入端连接。光禪U2C的输 入端与控制单元中的或非口忍片NOR输出端连接，光禪U2C的输出端与M0SFET驱动单元中的 电平转换电路U3C的输入端连接。
[0010] M0SFET驱动单元，用于接收经电气隔离后控制单元的逻辑信号，完成第一个 M0SFET开关各阶段驱动电阻的切换。M0SFET的驱动单元中的电平转换电路U3A输入端与隔 离单元中的光禪U2A输出端连接，电平转换电路U3A的输出端分别与二极管D1的正极连接、 二极管D2的负极连接，二极管D1的负极、二极管D2的正极分别与驱动电阻R1、驱动电阻R2的 一端相连，驱动电阻R1、驱动电阻R2的另一端均连接第一个M0SFET的栅极。M0S阳T的驱动单 元中的电平转换电路U3B的输入端与隔离单元中的光禪11?输出端连接，电平转换电路U3B 输出端与第二个M0SFET的栅极连接，第二个M0SFET的源级与高电平V孤连接。第二个M0SFET 的漏级与二极管D3的正极连接，二极管D3的负极连接驱动电阻R3的一端，驱动电阻R3的另 一端连接第一个M0SFET的栅极。电平转换电路U3C的输入端与隔离单元中的光禪U2C输出端 连接，电平转换电路U3C的输出端与第Ξ个MOSFET的栅极连接，第Ξ个MOSFET的源级与地连 接，第Ξ个M0SFET的漏级与二极管D4的负极连接，二极管D4的正极连接驱动电阻R4的一端， 驱动电阻R4的另一端连接第一个M0S阳T的栅极。
[0011] 本发明与现有技术相比具有如下优点：
[0012] 本发明通过控制单元采样M0SFET开关过程中的栅极电压，并产生M0SFET开关各阶 段中切换驱动电阻所需的逻辑信号，经隔离单元电气隔离后，通过M0SFE巧E动单元完成 M0SFET开关各阶段驱动电阻的切换。本发明克服了现有技术中使用单一小电阻驱动导致的 电压电流过冲W及使用单一大电阻驱动引发的M0SFET开关速度降低和损耗增加的问题。相 比于现有技术，本发明的优点是，在M0SFET开关速度及损耗几乎不变的基础上提升了 M0SFET器件在应用电路中的稳定性及安全性，因此在电路系统效率和电路系统稳定性之间 做到良好的平衡。
【附图说明】
[0013] 图1是本发明的电路原理图；
[0014] 图2是本发明的M0SFET开关动态特性的原理图；
[001引图3是现有技术选用5欧姆电阻驱动的M0SFET开关特性曲线图；
[0016]图4是现有技术选用200欧姆电阻驱动的M0SFET开关特性曲线图；
[0017]图5是本发明电路的M0SFET的开关特性曲线图。
【具体实施方式】
[0018] 下面结合附图对本发明作详细的说明。
[0019] 参照图1对本发明的电路原理图中的元器件具体连接关系作详细描述。
[0020] 本发明包括控制单元、隔离单元、M0SFET驱动单元。控制单元的第一个输出端、第 二个输出端分别连接隔离单元的第二个输入端、第Ξ个输入端。隔离单元的第一个输入端 用于接收PWM输入信号。M0SFET驱动单元的第一个输入端、第二个输入端、第Ξ个输入端分 别连接隔离单元的第一个输出端、第二个输出端、第Ξ个输出端。
[0021] 控制单元用于采样第一个M0SFET开关过程中的栅极电压，并产生第一个M0SFET开 关过程各阶段切换驱动电阻的逻辑信号。控制单元中的Ξ个电压比较器U1A、U1B、U1F的同 相输入端，Ξ个电压比较器U1C、U1D、U1E的反向输入端均与M0SFET驱动单元中第一个 M0SFET栅极连接，Ξ个电压比较器U1A、U1B、U1F的反向输入端分别与参考电压V0、V1、V5连 接，Ξ个电压比较器U1C、U1D、U1E的同向输入端分别与参考电压V2、V3、V4连接，Ξ个电压比 较器U1A、U1B、U1C的输出端分别连接与口忍片AND1的Ξ个输入端。与口忍片AND1的输出端 连接或口忍片OR的一个输入端，或口忍片OR另一个输入端与反向器忍片INV的输出端连接。 反向器忍片INV输入端用于接收pmi输入信号，或口忍片OR的输出端与隔离单元中的光禪 U2B输入端连接。Ξ个电压比较器U1D、U1E、U1F的输出端分别连接与口忍片AND2的Ξ个输入 端，与口忍片AND2的输出端连接或非口忍片NOR的一个输入端，或非口忍片NOR的另一个输 入端用于接收PWM输入信号连接，或非口忍片NOR输出端与隔离单元中的光禪U2C输入端连 接。
[0022] 控制单元中电压比较器U1A的反向输入端的参考电压V0为第一个M0SFET工作状态 中的开启初刻所对应的栅极电压，电压比较器UIB的反向输入端的参考电压VI为第一个 MOSFET的阔值电压，电压比较器U1C的同向输入端的参考电压V2为第一个MOSFET工作状态 中的开启阶段漏电流最大值时刻所对应的栅极电压。电压比较器U1D的同向输入端的参考 电压V3为第一个MOSFET工作状态中的关断初刻对应的栅极电压，电压比较器ΙΠΕ的同向输 入端的参考电压V4为第一个MOSFET工作状态中关断阶段电压过冲开始前所对应的栅极电 压，电压比较器U1F的同向输入端的参考电压V5为第一个MOSFET工作状态中关断阶段电压 过冲结束后所对应的栅极电压，参考电压￥0、￥1、￥2、￥3、￥4、￥5将第一个備5。61'的开关过程 分为六个阶段，控制单元在六个阶段输出相应逻辑信号控制驱动回路中驱动电阻的切换。
[0023] 隔离单元用于实现控制单元与MOSFET驱动单元的电气隔离，提高电路抗干扰性。 隔离单元中的光禪U2A输入端用于接收PWM输入信号，光禪U2A的输出端与MOSFET驱动单元 的电平转换电路U3A的输入端连接。光禪U2B的输入端与控制单元中的或口忍片OR输出端连 接，光禪肥B的输出端与MOSFET驱动单元中的电平转换电路U3B的输入端连接。光禪U2C的输 入端与控制单元中的或非口忍片NOR输出端连接，光禪U2C的输出端与MOSFET驱动单元中的 电平转换电路U3C的输入端连接。
[0024] M0SFE巧E动单元用于接收经电气隔离后控制单元的逻辑信号，完成第一个MOSFET 开关各阶段驱动电阻的切换。MOSFET的驱动单元中的电平转换电路U3A输入端与隔离单元 中的光禪U2A输出端连接，电平转换电路U3A的输出端分别与二极管D1的正极连接、二极管 D2的负极连接，二极管D1的负极、二极管D2的正极分别与驱动电阻R1、驱动电阻R2的一端相 连，驱动电阻R1、驱动电阻R2的另一端均连接第一个M0S阳T的栅极;MOSFET的驱动单元中的 电平转换电路U3B的输入端与隔离单元中的光禪U2B输出端连接，电平转换电路U3B输出端 与第二个MOSFET的栅极连接，第二个MOSFET的源级与高电平VDD连接，第二个MOSFET的漏级 与二极管D3的正极连接，二极管D3的负极连接驱动电阻R3的一端，驱动电阻R3的另一端连 接第一个MOSFET的栅极。电平转换电路U3C的输入端与隔离单元中的光禪U2C输出端连接， 电平转换电路U3C的输出端与第Ξ个MOSFET的栅极连接。第Ξ个MOSFET的源级与地连接，第 Ξ个MOSFET的漏级与二极管D4的负极连接，二极管D4的正极连接驱动电阻R4的一端，驱动 电阻R4的另一端连接第一个MOSFET的栅极。
[0025] M0SFE巧区动单元中的电平转换电路U3A中Ξ极管Q1的基极、发射极分别连接所述 电平转换电路U3A的输入端、地，电平转换电路U3A中Ξ极管Q1的集电极分别连接上拉电阻 R5的一端、电平转换电路U3A的输出端。所述M0SFE巧区动单元中的电平转换电路U3B中Ξ极 管Q2的基极、发射极分别连接所述光禪U2B的输出端、地，电平转换电路U3B中Ξ极管Q2的集 电极分别连接上拉电阻R6的一端、电平转换电路U3A的输出端。所述MOSFET驱动单元中的电 平转换电路U3C中Ξ极管Q3的基极、发射极分别连接所述光禪U2C的输出端、地，电平转换电 路U3C中Ξ极管Q3的集电极分别连接上拉电阻R7的一端、电平转换电路U3C的输出端。上拉 电阻R5、上拉电阻R6、上拉电阻R7的另一端均与高电平VDD相连，Ξ极管Q1、S极管Q2、S极 管Q3均为NPN型晶体管。
[0026] MOSFET驱动单元中的第一个MOSFET为N沟道MOSFET器件，MOSFET驱动单元中的第 二个M0S阳T为P沟道M0S阳T器件，M0S阳巧E动单元的中第Ξ个M0S阳T为N沟道M0S阳T器件。
[0027] MOSFET驱动单元中的驱动电阻R1、驱动电阻R2为100~200欧姆，MOSFET驱动单元 的驱动电阻R3、驱动电阻R4为0~10欧姆。
[002引参照图2,对MOSFET开关动态特性W及驱动回路中驱动电阻的切换做详细说明。
[0029] 图2中的横坐标表示时间t，纵坐标表示电压V或电流I。Vds表示M0SFET的源漏电 压，Vpeak表示M0SFET关断时的电压尖峰，I d表示M0SFET的漏电流，I peak表示M0SFET开启时 的电流尖峰，Vgs表示M0SFET的栅极电压，Mi 11 er Plateau表示M0SFET开启过程中的米勒平 台，VDD表示外加的最大栅极电压。图2中W实线标示的曲线代表M0SFET开关过程中Vds的变 化，W短划线标示的曲线代表M0SFET开关过程中Id的变化，W长划线标示的曲线代表 M0S阳T开关过程中Vgs的变化。
[0030] 图2中to表示M0SFET开启初刻，此时栅级电压为零。tl表示栅级电压达到阔值电压 的时刻，11时刻起M0SFET漏电流I d按照固定变化率上升。12表示M0SFET漏电流I d达到的峰 值点。口表示M0S阳T关断初刻，栅级电压为V孤。t4表示M0S阳T源漏电压Vds上升到外部应用 电路电源电压的时刻，巧表示Vds达到电压尖峰的时刻。
[00川在tO-tl时间段，栅极回路应采用小电阻充电，加速M0SFET开启。在tl-t2时间段， 栅极回路采用大电阻充电来抑制电流尖峰。t2时刻后，电路无安全隐患，应选择大电阻充 电。在口-t4时间段，栅极回路采用小电阻放电，加速M0SFET关断。在t4-t5时间段，栅极回路 采用大电阻放电抑制杂散电感引起的电压过冲。巧时刻之后，电路无安全隐患，故采用小电 阻快速放电，加速M0S阳T关断。
[0032] 图2中的￥0，￥1，￥2，￥3，￥4，￥5分别为10，11，12，13，14，巧五个时刻所对应的第一个 M0SFET的栅压，将￥0，￥1，￥2，￥3，￥4，￥5作为控制单元中各比较器的参考电压。控制单元通过 实时采集栅极电压与上述参考电平比较通过特定逻辑口产生对应M0SFET开关不同阶段所 需的逻辑信号，用W切换M0SFET开关各阶段所需的不同驱动电阻。考虑数字逻辑口存在一 定延时，各参考电压须提供适当的提前裕量。
[0033] 表1:控制单元中两组控制逻辑的真值表 Γ00341
[0035] 参考表1对本发明电路驱动M0SFET的过程作详细的描述。
[0036] 辅助充电回路状态：
[0037] tO-tl:栅级电压小于阔值电压，漏电流为零，漏电流变化率为零，此时电路并无风 险，所W选择小电阻快速给栅漏电容充电。控制单元通过检测栅压，反馈得到Ξ个比较器 U1A、U1B、U1C的输出A、B、C的真值分别为0、1、0,经过Ξ输入与口AND1输出XI的真值为0，t0- tl属于开启级阶段，P丽信号为1，经过反相器输出Y1为0,因此或口OR输出Z1的真值为0,经 光禪U2B和电平转换电路U3B，得到PMOS的栅极为低电平。PMOS开启，PMOS漏级上拉至高电平 VDD，小电阻R3充电回路开启，与大电阻R1充电回路并联，驱动电阻由大电阻R1切换为小电 阻R1//R3,快速抬升栅极电压。
[0038] 栅级电压大于阔值电压，漏电流开始变化，漏电流迅速上升。若电流变化率 太快，会产生较大的的电流尖峰及震荡，使电路存在风险。控制单元通过检测栅压，反馈得 到Ξ个比较器U1A、U1B、U1C的输出A、B、C的真值分别为1、1、1，经过Ξ输入与口AND1输出XI 的真值为属于开启级阶段，PWM信号为1，经过反相器输出Y1为0,因此或口OR输出Z1 的真值为1，经光禪U2B和电平转换电路U3B，得到PMOS的栅极为高电平。PMOS关断，小电阻R3 充电回路断开，此时通过大电阻R1回路充电来抑制漏电流的变化率。
[0039] t2-t3:电路度过电流峰值后，进入米勒平台期。此阶段是M0SFET开关过程中损耗 产生的主要区域，需快速充电减小开关损耗。控制单元通过检测栅压，反馈得到Ξ个比较器 U1A、U1B、U1C的输出A、B、C的真值分别为1、1、0,经过Ξ输入与口AND1输出XI的真值为0，t0- tl属于开启级阶段，P丽信号为1，经过反相器输出Y1为0,因此或口OR输出Z1的真值为0,经 光禪U2B和电平转换电路U3B，得到PMOS的栅极为高电平。PMOS开启，PMOS漏级上拉至高电平 VDD，小电阻R3充电回路再次开启，与大电阻R1充电回路并联，驱动电阻由大电阻R1切换为 小电阻R1//R3,加速开启过程，减小开关损耗。
[0040] t〉t3:由于口时刻后为关断过程，PWM信号为0,经反相器输出Y1为1，通过或口OR输 出Z1恒为1，所W各比较器输出真值A、B、C变化不影响或口OR的输出。或口 OR输出1，经光禪 U2B和电平转换电路U3B，得到PMOS的栅极为高电平。PMOS关断，辅助充电回路断开，所W不 影响关断过程。
[0041] 辅助放电回路状态：
[0042] 0<t<t3:由于0-t3时刻为开启过程，pmi信号为1，通过或非口NOR输出Z2恒为0,所 W各比较器输出真值D、E、F变化不影响或非口NOR的输出。或非口NOR输出1，经光禪U2B和电 平转换电路U3B，得到NM0S的栅极为低电平。NM0S关断，辅助放电回路断开，所W不影响开启 过程。
[0043] t3-t4:此阶段电路不存在风险，需快速充电降低栅压。控制单元通过检测栅压，反 馈得到Ξ个比较器U1D、U1E、U1F的输出D、E、F的真值分别为1、0、1，经过Ξ输入与口AND2输 出真值为0，t3-t4属于关断级阶段，PWM信号为0,因此或非口NOR输出为1，经光禪U2C和电平 转换电路U3C，得到醒0S的栅极为高电平。醒0S开启，小电阻R4放电回路开启，与大电阻R2放 电回路并联，驱动电阻由大电阻R2切换为小电阻R2//R4,加速关断过程。
[0044] t4-t5:漏电流开始变化，漏电流迅速下降。若电流变化率太快，会由线路杂散电压 引起较大的的电压尖峰和震荡，导致电路存在隐患。控制单元通过检测栅压，反馈得到Ξ个 比较器U1D、U1E、U1F的输出D、E、F的真值分别为1、1、1，经过Ξ输入与口AND2输出真值为1， 或非口 NOR输出为0。经光禪U2C和电平转换电路U3C，得到醒0S的栅极为低电平，小电阻R4放 电回路关闭，此时通过大电阻R2放电回路放电来抑制漏电流变化率和电压尖峰。
[0045] t〉t5:此阶段电路不存在风险，需快速放电降低栅压。控制单元通过检测栅压，反 馈得到Ξ个比较器U1D、U1E、U1F的输出D，E，F的真值分别为1、1、0,经过Ξ输入与口AND2输 出真值为0，t3-t4属于关断阶段，PWM信号为0,因此或非口NOR输出为1，经光禪U2C和电平转 换电路U3C，得到NM0S的栅极为高电平。NM0S开启，小电阻R4放电回路再次开启，与大电阻R2 放电回路并联，驱动电阻由大电阻R2切换为小电阻R2//R4,加速关断过程。
[0046] 本发明的实施例是，电阻R1、R2、R3、R4、R5、R6、R7的取值可分别为100欧姆、100欧 姆、5欧姆、5欧姆、2k欧姆、2k欧姆、2k欧姆，电压比较器叫4、1]18、1]1(：、1]10、1]16、1]1。均为 LM319，与口忍片AND1，AND2为74ALS11，或口忍片OR为74ALS32，或非口忍片为74ALS02，反相 器忍片INV为74ALS04,二极管01、02、03、04为2附148，^极管91、92、93为2肥369，醒05型号 为 NDS331N，PM0S 型号为 NDS332P，光禪 U2A、U2B、U2C 为 6N137,正电源 VDD 为 18V，参考电压 V0、 ￥1、￥2、￥3、￥4、￥5的值为0￥、2￥、6.3￥、18￥、6.8￥，3.2￥。各比较器采用单电源5￥供电，参考电 压超过5V时，可W将比较器同向输入端和反相输入端按相同比例分压进入比较器的输入范 围。
[0047] 本发明的效果可通过W下对比曲线图进一步说明：
[0048] 图3为现有技术中的5欧姆电阻驱动下M0SFET的开关特性曲线图。
[0049] 图4为现有技术中的200欧姆电阻驱动下M0SFET的开关特性曲线图。
[0050] 图5为本发明的驱动电路下M0SFET的开关特性曲线图。
[0051 ] 从图3可W看到：5欧姆电阻驱动时，M0SFET开关迅速，开关损耗较小，但是开启和 关断时具有较大的电流电压尖峰及震荡。
[0052] 从图4可W看到：200欧姆电阻驱动，M0SFET开关缓慢，开关损耗较大，但是开关时 具有较小的电流电压尖峰及震荡。
[0053] 从图5中可W看到：采用本发明的驱动时，M0SFET开关速度略低于小电阻驱动情 况，开关时的电流电压震荡接近大电阻驱动时的情况。
[0054] 因此本发明通过动态选择驱动电阻来避免M0SFET开关动态特性曲线的危险时刻 并加速米勒平台期充放电速度。不仅使M0SFET应用电路稳定性大大提高，也保持了较小的 开关损耗。W牺牲较小的开关速度和损耗的代价，提升了M0SFET应用电路的稳定性和安全 性。
【主权项】
1. 一种基于MOSFET开关动态特性的驱动电路，包括控制单元、隔离单元、MOSFET驱动单 元，其特征在于:所述控制单元的第一个输出端、第二个输出端分别连接隔离单元的第二个 输入端、第三个输入端；所述的隔离单元的第一个输入端用于接收PWM输入信号；所述的 MOSFET驱动单元的第一个输入端、第二个输入端、第三个输入端分别连接隔离单元的第一 个输出端、第二个输出端、第三个输出端； 所述控制单元，用于采样第一个MOSFET开关过程中的栅极电压，并产生第一个MOSFET 开关过程各阶段切换驱动电阻的逻辑信号；所述控制单元中的三个电压比较器U1A、U1B、 U1F的同相输入端，三个电压比较器U1C、U1D、U1E的反向输入端均与MOSFET驱动单元中第一 个MOSFET栅极连接，三个电压比较器U1A、U1B、U1F的反向输入端分别与参考电压V0、V1、V5 连接，三个电压比较器U1C、U1D、U1E的同向输入端分别与参考电压V2、V3、V4连接，三个电压 比较器U1A、U1B、U1C的输出端分别连接与门芯片AND 1的三个输入端;所述与门芯片AND 1的 输出端连接或门芯片OR的一个输入端，所述或门芯片OR另一个输入端与反向器芯片INV的 输出端连接;所述反向器芯片INV输入端用于接收P丽输入信号，或门芯片OR的输出端与隔 离单元中的光耦U2B输入端连接;三个电压比较器U1D、U1E、U1F的输出端分别连接与门芯片 AND2的三个输入端，与门芯片AND2的输出端连接或非门芯片NOR的一个输入端，或非门芯片 NOR的另一个输入端用于接收WM输入信号连接，或非门芯片NOR输出端与隔离单元中的光 耦U2C输入端连接； 所述隔离单元，用于实现控制单元与MOSFET驱动单元的电气隔离，提高电路抗干扰性； 所述隔离单元中的光耦U2A输入端用于接收PWM输入信号，光耦U2A的输出端与MOSFET驱动 单元中的电平转换电路U3A的输入端连接;所述光耦U2B的输入端与所述控制单元中的或门 芯片OR输出端连接，所述光耦U2B的输出端与MOSFET驱动单元中的电平转换电路U3B的输入 端连接;所述光耦U2C的输入端与所述控制单元中的或非门芯片NOR输出端连接，所述光耦 U2C的输出端与MOSFET驱动单元中的电平转换电路U3C的输入端连接； 所述MOSFET驱动单元，用于接收经电气隔离后控制单元的逻辑信号，完成第一个 MOSFET开关各阶段驱动电阻回路的切换;所述MOSFET的驱动单元中的电平转换电路U3A输 入端与隔离单元中的光耦U2A输出端连接，电平转换电路U3A的输出端分别与二极管D1的正 极连接、二极管D2的负极连接，二极管D1的负极、二极管D2的正极分别与驱动电阻R1、驱动 电阻R2的一端相连，驱动电阻R1、驱动电阻R2的另一端均连接第一个MOSFET的栅极;所述 MOSFET的驱动单元中的电平转换电路U3B的输入端与隔离单元中的光耦U2B输出端连接，电 平转换电路U3B输出端与第二个MOSFET的栅极连接，第二个MOSFET的源级与高电平VDD连 接，所述第二个MOSFET的漏级与二极管D3的正极连接，二极管D3的负极连接驱动电阻R3的 一端，驱动电阻R3的另一端连接第一个MOSFET的栅极;所述电平转换电路U3C的输入端与隔 离单元中的光耦U2C输出端连接，电平转换电路U3C的输出端与第三个MOSFET的栅极连接； 所述第三个MOSFET的源级与地连接，第三个MOSFET的漏级与二极管D4的负极连接，二极管 D4的正极连接驱动电阻R4的一端，驱动电阻R4的另一端连接第一个MOSFET的栅极。2. 根据权利要求1所述的基于MOSFET开关动态特性的驱动电路，其特征在于，所述控制 单元中电压比较器U1A的反向输入端的参考电压V0为第一个MOSFET工作状态中的开启初刻 所对应的栅极电压，电压比较器U1B的反向输入端的参考电压V1为第一个MOSFET的阈值电 压，电压比较器U1C的同向输入端的参考电压V2为第一个MOSFET工作状态中的开启阶段漏 电流最大值时刻所对应的栅极电压，电压比较器U1D的同向输入端的参考电压V3为第一个 MOSFET工作状态中的关断初刻对应的栅极电压，电压比较器U1E的同向输入端的参考电压 V4为第一个MOSFET工作状态中关断阶段电压过冲开始前所对应的栅极电压，电压比较器 U1F的同向输入端的参考电压V5为第一个MOSFET工作状态中关断阶段电压过冲结束后所对 应的栅极电压，所述参考电压V0、V1、V2、V3、V4、V5将第一个M0SFET的开关过程分为六个阶 段，控制单元在六个阶段输出相应逻辑信号控制驱动回路中驱动电阻的切换。3. 根据权利要求1所述的基于MOSFET开关动态特性的驱动电路，其特征在于，所述 MOSFET驱动单元中的电平转换电路U3A中三极管Q1的基极、发射极分别连接所述电平转换 电路U3A的输入端、地，电平转换电路U3A中三极管Q1的集电极分别连接上拉电阻R5的一端、 电平转换电路U3A的输出端;所述MOSFET驱动单元中的电平转换电路U3B中三极管Q2的基 极、发射极分别连接所述光耦U2B的输出端、地，电平转换电路U3B中三极管Q2的集电极分别 连接上拉电阻R6的一端、电平转换电路U3A的输出端;所述MOSFET驱动单元中的电平转换电 路U3C中三极管Q3的基极、发射极分别连接所述光耦U2C的输出端、地，电平转换电路U3C中 三极管Q3的集电极分别连接上拉电阻R7的一端、电平转换电路U3C的输出端，上拉电阻R5、 上拉电阻R6、上拉电阻R7的另一端均与高电平VDD相连，三极管Q1、三极管Q2、三极管Q3均为 NPN型晶体管。4. 根据权利要求1所述的基于MOSFET开关动态特性的驱动电路，其特征在于，所述 MOSFET驱动单元中的第一个MOSFET为N沟道MOSFET器件，MOSFET驱动单元中的第二个 MOSFET为P沟道MOSFET器件，MOSFET驱动单元的中第三个MOSFET为N沟道MOSFET器件。5. 根据权利要求1所述的基于MOSFET开关动态特性的驱动电路，其特征在于，所述的 MOSFET驱动单元中的驱动电阻R1、驱动电阻R2为100~200欧姆，MOSFET驱动单元的驱动电 阻R3、驱动电阻R4为0~10欧姆。
【文档编号】H03K17/687GK106059552SQ201610365021
【公开日】2016年10月26日
【申请日】2016年5月27日
【发明人】张艺蒙, 许耀, 宋庆文, 汤晓燕, 张玉明
【申请人】西安电子科技大学